應用于hsic接口全芯片集成的ldo電路的制作方法
【技術領域】
[0001]本發明涉及一種LDO (low dropout regulator低壓差線性穩壓器)電路,特別是涉及一種應用于HSIC接口全芯片集成的LDO電路。
【背景技術】
[0002]HSIC (high speed inter-chip USB高速芯片間接口)是2007年推出的一種應用于芯片間高速互聯的接口協議。HSIC是在USB2.0的基礎上提出來的。HSIC利用2線源同步的240M DDR (雙倍速率)信號來提供高速480Mbps (兆位/秒)的USB (通用串行總線)傳輸。HSIC可廣泛應用于板級的芯片級互聯，替換I2C (兩線式串行總線)，SPI (串行外圍設備接口)等低速接口，實現芯片間的高速互聯。HSIC和USB相比，HSIC的輸出接口為1.2VLVCM0S (低電壓互補金屬氧化物半導體)電平。對于0.18 μ m工藝，芯片的CORE (內核)供電電壓為1.8V, 10 (輸入輸出)供電電壓為3.3V，對于0.25 μ m級以上工藝，供電電壓甚至更高，因此，為了集成HSIC接口，芯片需要LDO來提供從高供電電壓到1.2V的電壓轉換。
[0003]HSIC接口基于USB2.0協議，數據傳輸速率為480Mbps，總線為半雙工模式。在發送端工作時，其工作電流根據發送數據的不同，在7mA?13mA之間。HSIC的數據傳輸是基于包的形式，一個數據包的長度不一，從幾百ns到幾個μ s不定。發送數據包的時間間隔也不定，最短只有幾十ns,最長可到幾十μ S。
[0004]針對HSIC的特點(突發模式，無固定長度和時間間隔)，給HSIC供電的LDO的一種實現方式是外加μF級的濾波電容，通過μ F級的濾波電容來濾除高頻的電流波動，穩定電壓。這種實現方式可以得到穩定的1.2V電壓，其缺點是需要外接一個濾波電容，增加了芯片的管腳和外接元件。
【發明內容】
[0005]本發明要解決的技術問題是提供一種應用于HSIC接口全芯片集成的LDO電路，能夠節省外接電容元件，方便PCB (印刷電路板)板的布線；且響應速度快。
[0006]為解決上述技術問題，本發明的應用于HSIC接口全芯片集成的LDO電路，包括:
[0007]—誤差放大器,一匹配NMOS晶體管,一柵極濾波電容，一匹配電流源，一功率NMOS晶體管，一輸出級濾波電容，一 NMOS晶體管；其中，所述誤差放大器，匹配NMOS晶體管，柵極濾波電容，匹配電流源構成LDO電路的低頻控制環路；所述功率NMOS晶體管作為LDO電路的輸出級，所述NMOS晶體管為高速響應管，作為LDO電路的負載；
[0008]所述誤差放大器的正向輸入端輸入參考電壓，其反向輸入端與所述匹配NMOS晶體管的源極和電流源的輸入端相連接，其輸出端與所述功率NMOS晶體管的柵極、匹配NMOS晶體管的柵極和柵極濾波電容的正極相連接；
[0009]所述匹配NMOS晶體管的漏極和電源電壓端相連接，所述電流源的輸出端接地，所述柵極濾波電容的負極接地；
[0010]所述功率NMOS晶體管的漏極和電源電壓端相連接，其源極作為LDO電路的輸出端，為HSIC接口的發送端提供穩定的1.2V電源電壓；
[0011]所述輸出級濾波電容的正極與功率NMOS晶體管的源極相連接，其負極接地；
[0012]所述NMOS晶體管的漏極與功率NMOS晶體管的源極相連接，其源極接地，其柵極輸入控制信號。
[0013]本發明的LDO電路由于采用全集成濾波電容，節省了外接電容元件，方便PCB板的布線。該LDO電路采用NMOS晶體管作為輸出級，響應速度快；同時針對HSIC發送電路的特點，增加了提高響應速度的NMOS晶體管；該0)0電路能為HSIC接口的發送電路提供穩定的
1.2V電源電壓，完全可以滿足HSIC接口的要求。
【附圖說明】
[0014]下面結合附圖與【具體實施方式】對本發明作進一步詳細的說明:
[0015]圖1是所述應用于HSIC接口全芯片集成的LDO電路一實施例原理圖；
[0016]圖2是相關信號的時序圖。
【具體實施方式】
[0017]針對HSIC接口的應用要求，本發明提出了一種全芯片集成的LDO電路。參見圖1所示，所述應用于HSIC接口全芯片集成的LDO電路，在下面的實施例中，采用全集成濾波電容，包括:一誤差放大器0P1, —匹配NMOS晶體管Ml, —柵極濾波電容Cl, 一匹配電流源IREP，一功率NMOS晶體管MO，輸出級濾波電容CO，一 NMOS晶體管M2 ;其中，誤差放大器OPI，匹配NMOS晶體管M1，柵極濾波電容Cl，匹配電流源IREP構成LDO電路的低頻控制環路；功率NMOS晶體管MO作為LDO電路的輸出級，NMOS晶體管M2為高速響應管，作為LDO電路的負載。
[0018]所述誤差放大器OPl為一運算放大器，其正向輸入端輸入參考電壓VREF_V12，其反向輸入端與匹配NMOS管Ml的源極和電流源IREP的輸入端相連接，其輸出端與功率NMOS晶體管MO的柵極、匹配NMOS晶體管Ml的柵極和柵極濾波電容Cl的正極相連接。
[0019]所述匹配NMOS晶體管Ml的漏極和電源電壓端VDD33相連接，所述電流源IREP的輸出端接地。所述柵極濾波電容Cl的負極接地。
[0020]所述功率NMOS晶體管MO的漏極和電源電壓端VDD33相連接，其源極作為LDO電路的輸出端輸出電壓VDD12，為HSIC接口的發送電路提供穩定的1.2V電源電壓。
[0021]所述輸出級濾波電容電容CO的正極與功率NMOS晶體管MO的源極相連接，其負極接地。
[0022]所述NMOS晶體管M2的漏極與功率匪OS晶體管MO的源極相連接，其源極接地，其柵極輸入控制信號EN_PRE。
[0023]所述應用于HSIC接口的LDO電路，針對HSIC接口的發送端為突發模式的特點，選用開環的NMOS晶體管作為輸出級，輸出級的帶寬為gm/Cout，其中gm為NMOS管的跨導，Cout為輸出級的濾波電容(即CO)。通過增大NMOS晶體管的尺寸，可以增大輸出級的帶寬，滿足HSIC接口的高速要求。閉環的LDO電路結構雖然可以提供靜態誤差很低的輸出電壓，但是一般閉環結構的帶寬很低，無法滿足HSIC接口的突發模式的要求。LDO電路的靜態精度由NMOS晶體管柵極電壓VG的低頻控制環路來控制。NMOS晶體管Ml和MO的比例為1:N，所述誤差放大器OPl使NMOS晶體管Ml的源極電壓和參考電壓VREF_V12相等。當LDO電路的電壓輸出為1.2V時，所述功率NMOS晶體管MO能提供的電流為N倍的電流源IREP的電流。通過選擇N和電流源IREP的電流值，可以保證在HSIC接口的整個工作范圍內，輸出電壓VDD12的電壓偏差不會大于10%。
[0024]因為在HSIC接口的發送端不工作的時候，LDO電路的負載電流很小，所述功率NMOS晶體管MO工作在亞閾值區，這時輸出電壓VDD12的值大約在1.4V左右；這時候所述功率NMOS晶體管MO的跨導gm很小，輸出級的帶寬很低，在HSIC接口的發送端剛開啟的時候，LDO電路輸出端的輸出電流增大，輸出電壓VDD12從1.4V開始下降到1.2V左右，這段時間可能為好幾個USB2.0bit (比特)的時間，導致HSIC接口輸出的前幾個bit的高電平高于HSIC協議的要求。為了解決這個問題，LDO電路中增加了 NMOS晶體管M2。NMOS晶體管M2和HSIC接口并聯在LDO電路的輸出端。NMOS晶體管M2的柵極控制信號是EN_PRE，是和HSIC的發送端EN (使能)相關的信號。相關的波形如圖2所示，EN為HSIC接口發送端輸出的使能信號，在EN=I時，HSIC接口的發送端工作，向外發送數據，當EN=O的時候，HSIC接口的發送端關閉，為高阻態。DATA是HSIC接口發送的數據。如圖2中波形所示，若EN在Tl的時候為高，則在TO的時候EN_PRE為高，將NMOS晶體管M2打開，在Tl的時候，EN_PRE為低，將NMOS晶體管M2關閉。在TO至Tl之間，NMOS晶體管M2導通，將輸出電壓VDD12拉低，在Tl時刻，在HSIC接口的發送端開始發送數據的時候，輸出電壓VDD12已經到了 1.2V左右。適當選擇NMOS晶體管M2的尺寸和Tl-TO的時間間隔，可以保證HSIC接口的發送數據的高電平滿足HSIC協議的要求。
[0025]以上通過【具體實施方式】對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。
【主權項】
1.一種應用于HSIC接口全芯片集成的LDO電路，其特征在于，包括:一誤差放大器，一匹配NMOS晶體管，一柵極濾波電容，一匹配電流源，一功率NMOS晶體管，一輸出級濾波電容，一 NMOS晶體管；其中，所述誤差放大器，匹配NMOS晶體管，柵極濾波電容，匹配電流源構成LDO電路的低頻控制環路；所述功率NMOS晶體管作為LDO電路的輸出級，所述NMOS晶體管為高速響應管，作為LDO電路的負載； 所述誤差放大器的正向輸入端輸入參考電壓，其反向輸入端與所述匹配NMOS晶體管的源極和電流源的輸入端相連接，其輸出端與所述功率NMOS晶體管的柵極、匹配NMOS晶體管的柵極和柵極濾波電容的正極相連接； 所述匹配NMOS晶體管的漏極和電源電壓端相連接，所述電流源的輸出端接地，所述柵極濾波電容的負極接地； 所述功率NMOS晶體管的漏極和電源電壓端相連接，其源極作為LDO電路的輸出端，為HSIC接口的發送端提供穩定的1.2V電源電壓； 所述輸出級濾波電容的正極與功率NMOS晶體管的源極相連接，其負極接地； 所述NMOS晶體管的漏極與功率NMOS晶體管的源極相連接，其源極接地，其柵極輸入控制信號。
2.根據權利要求1所述的LDO電路，其特征在于:所述NMOS晶體管柵極的控制信號是與HSIC接口的發送端輸出的使能信號相關的信號。
【專利摘要】本發明公開了一種應用于HSIC接口全芯片集成的LDO電路，包括：一誤差放大器，一匹配NMOS晶體管，一柵極濾波電容，一匹配電流源，一功率NMOS晶體管，一輸出級濾波電容，一NMOS晶體管；其中，所述誤差放大器，匹配NMOS晶體管，柵極濾波電容，匹配電流源構成LDO電路的低頻控制環路；所述功率NMOS晶體管作為LDO電路的輸出級，所述NMOS晶體管為高速響應管，作為LDO電路的負載。本發明能夠節省外接電容元件，方便PCB板的布線；且響應速度快。
【IPC分類】G05F1-56
【公開號】CN104793673
【申請號】CN201410028333
【發明人】彭瑱, 李宏斌, 易金剛
【申請人】上海華虹集成電路有限責任公司
【公開日】2015年7月22日
【申請日】2014年1月22日