專利名稱：用于可編程邏輯控制器的高速梯形指令處理系統的制作方法
技術領域：
本發明涉及一種用于可編程邏輯控制器的高速梯形指令處理系統。
在常規的可編程邏輯控制器(“PLC”)中，每個梯形指令是在中央處理單元(CPU)中利用一固有的程序處理的。在具有一個單總線系統結構的常規PLC中，每個指令的處理需要幾個微秒(μS)，這么長的指令處理時間給系統的總的處理時間帶來不利的影響。特別是，當在這種常規PLC中使用一個輔助電路時，則需要多個總線周期來處理每個指令，因而該系統就需要一個長的總的處理時間。
本發明的目的是要減小用于一可編程邏輯控制器的梯形指令的處理時間。為了實現這個目的和根據本發明的用途，如象這里概括描述的那樣，本發明的可編程邏輯控制器使用了一種高速梯形指令處理系統，這種高速梯形指令處理系統包括有用來存貯一個或多個用戶指令的第一裝置，每個指令相應于一個不同的處理周期;用來處理用戶指令，并被耦合到第一裝置的第二裝置;用來存貯一個或多個用戶數據的第三裝置，每個數據相應于一個不同的處理周期;用來訪問一個被存貯的用戶數據并與第三裝置相耦合的第四裝置;與第二和第四裝置耦合并根據一個被處理的用戶指令來處理一個被訪問的用戶數據的第五裝置;其中由第四裝置訪問相應于第一處理周期的用戶數據和由第二處理裝置處理相應與第一處理周期不同的第二處理周期的用戶指令是在實質相同的時間進行的。
按照本發明的梯形指令處理系統，為了減小用于處理每個指令的時間，在使用多總線系統的情況下，在相同總線周期內，指令的執行/讀取操作是同時進行的，每個總線系統由一地址總線和一數據總線所構成。
本發明的其它目的和優點將在下面的說明部分中得以敘述，從下面的說明部分中可顯而易見這些目的和優點，或者可以由本發明的實踐中了解到。本發明的這些目的和優點借助于在所附的權利要求中詳細指出的元件和組合將會實現和達到。
附圖與說明書構成部分相結合，表明了本發明的一個實施例，并與說明書一起用于解釋本發明的原理。
圖1A是根據本發明的一個實施例給出的具有一高速梯形指令處理系統的一個可編程邏輯控制器的部分方框圖;
圖1B是圖1A的可編程邏輯控制器的另一部分方框圖;
圖2A給出了表明在圖1A的可編程邏輯控制器的用戶存貯器中所存貯的用戶可定義指令碼的典型置位表;
圖2B給出了表明在圖1B的可編程邏輯控制器的數據存貯器中所存貯的用戶可定義數據的典型置位表;
圖3是圖1A和1B的可編程邏輯控制器在不同的處理時期信號的時序的典型置位。
現在詳細說明附圖示出的本發明的最佳實施例。在整個附圖中所涉及的相同或類似的部分將使用相同的標號。
參見圖1A和1B，該可編程邏輯控制器(PLC)包括有一個用來控制該PLC的所有操作的中央處理單元(CPU)10。地址譯碼器20通過第一地址總線連接到CPU10。存貯器150、160連接到CPU，用來通過第一數據總線將數據存貯在其中。該第一地址和數據總線共同構成第一總線系統。
具體來說，該PLC包括一高速梯形指令處理系統(“指令處理系統”)。該指令處理系統更可取的是包括一個程序計數器30，該程序計數器30響應于加到程序計數器30的時鐘信號C1和輸入信號-L1而對每個梯形指令(后面稱為“執行指令”)提供一個地址。該指令處理系統緊接著包括第一多路轉換器40，該第一多路轉換器40具有一個通過第一地址總線連接到CPU10的輸入端A和一個連接到程序計數器30的輸入端B。多路轉換器40根據控制信號-G1從輸入端A或B的任一個中選擇數據，并將選擇的數據提供給第二地址總線。
緊接著該指令處理系統包括一個連接到第一多路轉換器40的用戶存貯器50，該用戶存貯器50用來在由第二地址總線所提供的地址中存貯由該PLC的用戶所規定的執行指令，并且將被存貯的執行指令提供給第二數據總線。該第二地址和數據總線共同構成第二總線系統。
具體說，該PLC進一步包括一個通過第一總線系統連接到CPU10的第一雙向緩沖器60。當CPU10向用戶存貯器50存貯數據或從其中讀出數據以及當CPU10初始化(即置初始值)程序計數器30時，利用緩沖器60進行緩沖。
該PLC的指令處理系統接著包括一個連接到用戶存貯器50的執行指令存貯器70。執行指令存貯器70暫時存貯按照指定的順序通過第二數據總線從用戶存貯器50訪問的執行指令。該指令處理系統接著包括一個具有連接到CPU10的A端和通過一條指令總線連接到執行指令存貯器70的B端的第二多路轉換器80。多路轉換器80根據控制信號-G2從這兩個輸入端中任一個輸入端中選擇數據，并將所選擇的數據提供給第三地址總線。該指令處理系統接著包括與第二多路轉換器80相連的一個數據存貯器90。數據存貯器90在由第三地址總線所提供的地址中存貯由用戶提供的用戶數據。
該PLC進一步包括一個第二雙向緩沖器100，第二雙向緩沖器100經第一總線系統連接到CPU10，并使CPU10從數據存貯器90讀取用戶數據和/或數據存貯器90寫入用戶數據更為容易。該PLC的指令處理系統接著包括一個用來控制該執行指令執行的特征位寄存器110，以及一個與特征位寄存器110相連接用來使得CPU10檢驗特征位寄存器110的狀態更為容易的緩沖器120。
該指令處理系統接著包括一個連接到特征位寄存器110的操作狀態控制器130。根據特征位寄存器110的狀態，控制器130產生一個或多個控制信號去控制與執行指令的執行有關的操作。該指令處理系統接著包括一個連接到操作狀態控制器130的邏輯/譯碼單元140。邏輯/譯碼單元140對該執行指令譯碼并根據被譯碼的執行指令利用從第三總線系統提供的用戶數據而執行邏輯操作。
下面來解釋上面所概括的本發明的具有高速梯形指令處理系統的PLC的工作。
通過第一雙向緩沖器60，CPU10給程序計數器30的輸入端D提供一個具有低電平“L”(即，一個“0000”狀態)的信號去初始化程序計數器30，也就是將程序計數器30的一個輸出端Q置為零“0”值。當操作狀態控制器130同時地分別向第一和第二雙向緩沖器60和100的使能端-E以及分別向第一和第二多路轉換器40和80的輸入端A提供具有高電平“H”(即，與“0000”狀態相反)的控制信號-G1和-G2時，則程序控制器30的輸出端Q和執行指令存貯器70的輸出端Q上的信號被提供到第一和第二多路轉換器40和80的輸入端B。
每當時鐘信號C1提供給程序計數器30的時鐘端C1時，程序計數器30則提供一個具有增量幅值的計數信號，并且該被增量的計數信號被提供給第一多路轉換器40。然后，當控制信號-G1具有高電平“H”時，該增量的計數信號通過第二地址總線提供給用戶存貯器50以便在用戶存貯器50中指定相應的地址。然后，存貯在用戶存貯器50中的相應的地址中的用戶指定的執行指令被讀出，并通過第二數據總線提供給執行指令存貯器70。執行指令存貯器70這時暫時地存貯從第二總線系統所提的執行指令。
參見圖2A，該執行指令包括有一個指令代碼，該標準的指令代碼包括兩部分操作碼和操作數。該操作碼包括與用戶數據的執行有關的操作數據，該操作數據包括一個字地址和一個比特數。該字地址指的是存貯在數據存貯器90中的相應的用戶數據的位置，該比特數是指在該字中一個比特的位置。這個比特是用來存貯與執行指令相關的邏輯操作的結果的。
如上所述，該執行指令被暫時地存貯在執行指令存貯器70中，并且通過指令總線提供給第二多路轉換器80。該指令的字地址根據控制信號-G2而被暫時地存貯在多路轉換器80中，該控制信號-G2同時加到第二雙向緩沖器100的使能端-E。在第二多路轉換器80中存貯的字地址通過第三地址總線提供給數據存貯器90，并且在數據存貯器90中存貯的相應字地址的用戶數據被讀出，并通過第三數據總線提供給邏輯/譯碼單元140的數據端D，和經第二雙向緩沖器100通過第一總線系統提供給CPU10。
通過指令總線，執行指令存貯器70還將相同的執行指令提供給邏輯/譯碼單元140的指令輸入端I。然后，邏輯/譯碼單元140利用該指令中的操作碼和比特數對該執行指令譯碼，并且通過第三總線系統將來自數據存貯器90的用戶數據提供給邏輯/譯碼單元140的數據端D。
如果提供給邏輯/譯碼單元140的執行指令串中相應于助記符“OUT”(如圖2A所示)的指令被譯碼，則邏輯/譯碼單元140通過它的輸出端OUT給操作狀態控制器130提供一個相應的信號，因而操作狀態控制器130產生一個相應于該相應信號的恰當的操作控制信號。在所有時間上操作狀態控制器130檢驗特征位寄存器110的狀態。
如果在梯形指令(即執行指令)執行期間，相應于助記符”END“(如圖2B所示)的指令被提供給邏輯/譯碼單元140以終止該執行時，則邏輯/譯碼單元140通過它的END端提供一個高電平“H”信號到特征位寄存器110的清除端CLR去清除特征位寄存器110，因而特征位寄存器110的輸出端Q上的信號變為低電平“L”。因此，如果操作狀態控制器130提供一個控制信號去終止該操作，則響應于來自地址譯碼器20的一個使能信號-E3通過第一數據總線緩沖器120向CPU10提供一個輸出信號，并且CPU10通過第一數據總線又去檢驗特征位寄存器110的狀態并確定存貯在用戶存貯器50中的該指令的執行是否終止。
下面參照附圖2A和2B以及圖3，根據本發明的實施例來對可編程邏輯控制器的高速梯形指令處理系統的工作作更詳細的說明。
在圖2A和2B中分別示出了在操作開始時由用戶提供的執行指令串(即梯形指令串)的一個典型程序和一個典型的數據集。該指令程序和用戶數據被分別存貯在用戶存貯器50和數據存貯器90中。CPU10對程序計數器30初始化(即置初始值)以啟動執行在用戶存貯器50中存貯的執行指令程序。更詳細地說，為了初始化程序計數器30，通過地址譯碼器20，CPU10向鎖存輸出端-L1提供一個低電平“L”信號，如圖3中的時序(E)所示。當該低電平“L”信號提供給鎖存輸出端-L1和程序計數器30的鎖存輸入端-L時，則程序計數器30進入鎖存狀態。
來自操作狀態控制器130的具有低電平“L”的控制信號-G1和-G2被提供給第一和第二雙向緩沖器60和100，以啟動第一和第二雙向緩沖器60和100，如圖3中的時序(E)所示。因而，如圖3中的時序(B)所示，在連接到CPU10的數據端D的第一數據總線上通過第一雙向緩沖器60將“0000”值提供給程序計數器30而使得程序計數器30的初始值被置為零“0”值。
當程序計數器30被初始化時，CPU10通過地址譯碼器20給鎖存輸出端-L1和控制端-G1和-G2提供一個高電平“H”信號，如圖3中的時序(E)所示，并且將該高電平“H”信號提供給程序計數器30的鎖存輸入端-L。因為特征位寄存器110的時鐘端CK被連接到鎖存輸入端-L，所以該高電平“H”信號現在是作為一個時鐘信號來操作特征位寄存器110的，并且該高電平“H”信號通過特征位寄存器110的輸出端Q被提供給操作狀態控制器130的一個START端。根據來自特征位寄存器110被提供給它的START端的信號，操作狀態控制器130提供恰當的控制信號去執行在用戶存貯器50中存貯的用戶指定的執行指令，如圖3中的時序(F)所示。
如在圖3中的時序(G)所示，操作狀態控制器130提供具有低電平“L”的使能信號-E6和-E7去啟動用戶存貯器50和數據存貯器90。而且，如圖3中的時序(J)、(L)和(S)所示，操作狀態控制器130提供時鐘信號C1，C2和C3以及讀信號-RD2和-RD3去啟動讀取在用戶存貯器50和數據存貯器90中存貯的數據。
譯碼器20提供一個加到緩沖器120的使能信號-E3使得CPU10去檢測緩沖器120的輸出，以便通過第一數據總線去檢驗特征位寄存器110的狀態并確定該梯形(執行)指令是否執行于檢驗狀態。當一個高電平“H”信號加到操作狀態控制器130的START端時，共同連接到CPU10的第一數據總線的第一和第二雙向緩沖器60和100被來自操作狀態控制器130的信號S1和S2所禁止，并且第一和第二雙向緩沖器60和100的操作被禁止。
第一和第二多路轉換器40和80具有一個共同連接到CPU10的第一地址總線的輸入端A，另一個輸入端B被分別連接到程序計數器30和執行指令存貯器70。第一和第二多路轉換器40和80分別從程序計數器30和執行指令存貯器70有選擇地提供一個信號。另外，根據來自操作狀態控制器130的控制信號而執行在用戶存貯器50中存貯的梯形(執行)指令。
例如，當程序計數器30的初始零“0”值通過第二地址總線提供到第一多路轉換器40，并隨后提供給用戶存貯器50的地址端A時，如圖3中的時序(H)所示，在用戶存貯器50中存貯的指令串的相應于助記符“STR0000”的被存貯在用戶存貯器50中的地址“0000”(圖2A所示)的指令被提供給第二數據總線，如圖3中時序(I)所示。
參見圖3中時序(J)，來自操作狀態控制器130的每個時間控制信號C2被提供給執行指令存貯器70的C2端，控制信號C2作為時鐘信號工作，并且執行指令存貯器70將暫時存貯在其中的執行指令提供給該指令總線。同樣，來自操作狀態控制器130的每個時間控制信號C1通過它的C1端被提供到程序計數器30，控制信號C1作為時鐘信號工作并且程序計數器30的值是逐漸增長的以指明該執行指令的地址被執行。
例如，參見圖3中的時序(M)，相應于助記符“STR0000”的暫時存貯在執行指令存貯器70中的執行指令被提供到指令總線。參見圖3中的時序(Q)，包括在該執行指令中的一個相應的字地址“00”(如圖2A所示)被提供給第二多路轉換器80，并隨后被提供給第三地址總線，以便指明數據存貯器90的(字)地址并訪問在其內的相應的用戶數據。
參見圖3中的時序(P)，包括在執行指令中的一個比特數“00”(如圖2A所示)被提供給邏輯/譯碼單元140的指令輸入端I。參見圖3中的時序(I)，在上述例子中，當通過第三地址總線在數據存貯器90中指定字地址“00”(如圖2A所示)時，通過第三數據總線，在數據存貯器90中被存貯在地址“00”(如圖2B所示)中的一個相應的數據“0001”被提供給邏輯/譯碼單元140的輸入端D。當來自執行指令存貯器70的執行指令和來自在數據存貯器90中的被指定字地址的用戶數據被分別提供到邏輯/譯碼單元140的I和D輸入端時，邏輯/譯碼單元140對該執行指令譯碼，并且響應于來自操作狀態控制器130提供到它的時鐘端C3的控制信號C3，來執行提供給那里的使用該用戶數據的被譯碼的指令。
如上所述，參見圖3的時序(J)，響應于來自操作狀態控制器130的提供到其內的控制信號C1，被存貯在程序計數器30中的執行指令的地址逐漸增長，并且響應于來自操作狀態控制器30的同時提供到其內的控制信號C2，執行指令存貯器70將存貯在其內的執行指令提供給指令總線。相應于用戶執行指令的被提供給第二地址總線和第二數據總線的信號分別示于圖3的時序(H)和(I)中。提供給第三數據總線的用戶數據示于圖3的時序(R)中，來自操作狀態控制器130的有關的控制信號示于圖3的時序(J)中。
如上所述，參見圖3中時序(J)，操作狀態控制130將控制信號C1和C2同時地分別提供給程序計數器30的時鐘端C1和執行指令存貯器70的時鐘端C2。因而，程序計數器30和執行指令存貯器70在基本相同的時間上工作。例如，在具有單總線系統結構的常規PLC中，由于在用戶數據被訪問之前該執行指令必須被處理，因而用戶執行指令的處理(即執行)和用戶數據的訪問(即讀取)是在不同時間周期內進行的。相反，在本發明的PLC中，由于它的指令處理系統使用了多總線系統結構，所以用戶執行指令的處理和用戶數據的訪問是在相同的處理周期內進行的，故而節省了總的處理時間。
例如，在具有單總線系統結構的常規系統中，在一個具有第一部分和緊隨第一部分的第二部分的處理器周期n期間，處理器周期n的第一部分期間一用戶執行指令U(n)首先被處理，處理器周期n的第二部分期間利用被處理的指令U(n)一用戶數據d(n)隨后接著被訪問。同樣，在緊隨處理器周期n的下一個處理器周期n+1的第一部分期間里緊隨U(n)的下一個用戶指令U(n+1)被處理，和在處理器周期n+1的第二部分期間相應的用戶數據d(n+1)被接著訪問。因此，為了處理和訪問用戶指令U(n)和用戶數據d(n)，以及隨后的用戶指令U(n+1)和用戶數據d(n+1)，需要兩個處理周期n和n+1。
相反，根據本發明，在處理周期n的第一部分期間，執行指令U(n)被處理。但是，在處理周期n的第二部分期間，用戶指令U(n+1)被處理和用戶數據d(n)被同時訪問，同樣，在處理周期n+1的第一部分期間，隨后的用戶指令U(n+2)被處理和用戶數據d(n+1)同時被訪問。
參見圖1A和1B，根據本發明的實施例，來自操作狀態控制器130的控制信號C1和C2被同時地分別加到程序計數器30和執行指令存貯器70。在處理周期n+1，響應于控制信號C1，程序計數器30使該計數值增加，并且通過第二地址總線將所增加的值提供給用戶存貯器50作為用于存貯在其內的相應執行指令U(n+1)的一個地址。然后，被存貯在用戶存貯器50中的該地址上的相應的執行指令U(n+1)通過第二數據總線被提供給執行指令存貯器70，以便暫時地存貯在其中。在相同的處理周期n+1，響應于與控制信號C1同時來自操作狀態控制器130的控制信號C2，通過第三地址總線執行指令存貯器70向數據存貯器90提供一個執行指令U(n)，該執行指令U(n)是在較早的處理周期n期間被存貯在其內的并且該執行指令U(n)包括有用于一個相應的用戶數據d(n)的地址。還是在相同的處理周期n+1，為了進一步進行處理，數據存貯器90將存貯在其內的用戶數據d(n)通過第三數據總線提供給邏輯/譯碼單元140。因而，相應于處理周期(n+1)的用戶執行指令U(n+1)的執行和相應于較早處理周期n的用戶數據d(n)的訪問是同時進行的。
更詳細地說，參見圖2B，當時鐘信號C1被觸發時，如果從程序計數器C1提供給第二地址總線的增量地址是“0002”，則在用戶存貯器50中的這個地址存貯有相應于助記符“OUT0016”的指令。然后，一個相應的指令代碼“6010”被提供到第二數據總線。代碼“6010”中的“6”是指操作碼，“01”指字地址和“0”是比特數。當控制信號C1被再次觸發時，來自程序計數器30的地址被增長到“0003”并提供給第二地址總線一個如圖3中時序(H)所示的信號。這個“0003”地址指向一個相應于助記符“STRNOT0002”的指令代碼“1002”，并且在在一個予置時間t消逝之后這個“1002”指令被提供給第二數據總線，如圖3中時序(I)所示。
同樣，響應于控制信號C1，如果相應于在圖2A中的助記符“OUT0017”的執行指令代碼“6010”的地址被提供給來自用戶存貯器50的第二數據總線，則響應于控制信號C2，來自執行指令存貯器70的相同指令稍后被提供給該指令總線，以便在一予置的時間間隔t由邏輯/譯碼單元140去執行該指令，如圖3中時序(N)所示。參見圖2B，字地址“01”相對于在數據存貯器90中的一個地址，這個地址通過第二多路轉換器80從執行指令存貯器70中提供。在該執行指令代碼中的操作碼和比特數是通過它的輸入端I從執行指令存貯器70提供給邏輯/譯碼童140的。
例如，參見圖3中時序(N)，在該“OUT0017”指令執行期間，當操作碼“6”和比特數“0”被提供給邏輯/譯碼單元140之后，邏輯/譯碼單元140對執行指令代碼本身進行譯碼，并且對于一個予置的時間周期，通過它的輸出端OUT將一個高電平“H”信號提供到操作狀態控制器130，直至完成該“OUT0017”指令的執行。根據對來自邏輯/譯碼單元140的高電平“H”信號的識別，操作狀態控制器130執行與“OUT0017”指令相關的操作。進而，參見圖3中時序(J)在該被予置時間t期間，控制信號C1和C2以及第二讀取信號-RD2被保持在高“H”電平狀態，以便當執行輸出操作時，阻止來自用戶存貯器50的存貯在其內的相應于隨后的執行指令的地址的讀取。
參見圖3中的時序(R)，如果在數據存貯器90中指定字地址“01”(如在圖2B中所示)，則數據“5432”(如圖2B所示)被提供給第三數據總線并且然后提供給邏輯/譯碼單元140。然后，邏輯/譯碼單元140執行相應于提供于其內的用戶數據“5432”的執行指令的邏輯操作，并且將該邏輯操作的結果存貯在字地址“01”內的一個指定的比特數上。具有低信號電平“L”的一個第三寫信號-WR3在該予置時間t期間由操作狀態控制器130所提供，以執行在數據存貯器90中存貯數據。當操作狀態控制器130的第三寫信號-WR3保持在低“L”電平時，該邏輯操作的結果通過第三數據總線被存貯在數據存貯器90中，并提供如圖3中時序(J)所示的第二讀信號-RD2和控制信號C1和C2。
當該邏輯操作的結果被存貯在數據存貯器90中之后，通過它的OUT端，邏輯/譯碼單元140向操作狀態控制器130提供一個低電平“L”信號，以指示該執行的操作已完成。然后，操作狀態控制器130又分別提供如圖3中時序(S)和時序(T)所示的第三讀信號-RD3和第三寫信號-WR3，以讀取在數據存貯器90中存貯的數據，并且在邏輯/譯碼單元140中繼續執行它的相應的操作。
如果在執行指令存貯器70中，一個相應于助記符“END”(如圖2A所示)的指令代碼“F000”是有效的，則用來終止該執行指令程序的執行是有效的。參見圖3中的時序(O)，邏輯/譯碼單元140對該END指令譯碼并通過它的END端提供一個高電平“H”信號去清除(即設置一個低信號電平“L”)特征位寄存器110的清除端CLR，這個END端在該程序被執行的時間內另外還提供高電平“H”信號。
因而，通過它的一個輸出端Q，該低電平“L”信號被提供給特征位寄存器110。根據來自特征位寄存器110的低電平“L”信號的識別，在所有時間上檢驗特征位寄存器110的輸出狀態的操作狀態控制器130表明該“END”指令已被提供，并向恰當的控制端提供一個控制信號去執行該END操作以終止該程序的執行，從而在該程序的操作被終止之后，CPU10對特征位寄存器110的狀態進行檢驗并執行恰當的操作。
如上所述，根據本發明的實施例，由于使用了多總線(即一對地址/數據總線)系統來替代單總線系統，用戶執行指令的執行和用戶數據的訪問是同時進行的，因而總的處理時間明顯地減小，其結果是明顯地節約了整個處理時間。另外，無需增加成本就可實現上面所提及的改善。
從本發明所披露的詳細說明和措施來考慮，本領域的普通技術人員不難得到本發明的其它實施例。應注意的是，上述的說明和例子僅僅是作為典型舉例，本發明所具有的準確的范圍和精神由下面的權利要求指出。
權利要求
1.一種用于可編程邏輯控制器的高速指令處理系統，包括用來存貯一個或多個用戶指令的第一裝置，每個指令相應于一個不同的處理周期；用來處理所述用戶指令的第二裝置；用來存貯一個或多個用戶數據的第三裝置，每個數據相應于一個不同的處理周期；與所述第三裝置相連，用來訪問一個被存貯的用戶數據的第四裝置；和與所述第二和第四裝置相連，用來根據被處理的用戶指令處理被訪問的用戶數據的第五裝置，其中由所述第四裝置訪問相應于第一處理周期的所述用戶數據和由第二裝置處理相應于與第一處理周期不同的第二處理周期的用戶指令是在實質上相同的時間進行的。
2.如權利要求1所述的高速指令處理系統，進一步包括有用來提供一個或多個控制信號的裝置，所述的控制信號是用來控制由第四裝置對用戶數據進行的訪問和由第二裝置對用戶指令進行的處理。
3.如權利要求1所述的高速指令處理系統，其中所述的第二裝置包括用來訪問存貯在所述第一裝置的用戶指令的裝置和用來暫時存貯該被訪問的用戶指令的裝置。
4.如權利要求1所述的高速指令處理系統，其中所述的第二裝置包括有用來提供一個在所述第一裝置中存貯的相應于所述用戶指令的地址的裝置。
5.如權利要求1所述的高速指令處理系統，其中所述的第五裝置包括用來根據所述被處理的用戶指令在第四裝置中存貯一個被處理的用戶數據的裝置。
6.一種用于可編程邏輯控制器的高速梯形指令處理系統，包括用來存貯一個或多個用戶指令的第一裝置;用來存貯一個或多個用戶數據的第二裝置;用來提供一個或多個控制信號的第三裝置;用來根據所述控制信號提供一個存貯在所述第一裝置的相應于所述用戶指令的地址的第四裝置;用來對存貯在第一裝置中相應地址的用戶指令進行訪問并暫時存貯所述被訪問用戶指令的第五裝置;用來根據所述控制信號根據所述被訪問的用戶指令對在第二裝置中的用戶數據進行訪問的第六裝置;和與所述第五和第六裝置相連，用來根據所述被訪問的用戶指令處理被訪問的用戶數據的第七裝置。
7.如權利要求6所述的高速梯形指令處理系統，其中所述第一、第四、第五和第七裝置與第一總線系統相互連接，所述第二、第六和第七裝置是和與第一總線系統不同的第二總線系統相互連接。
8.一種用于可編程邏輯控制器的處理執行指令的方法，包括在第一存貯器中存貯一個或多個用戶指令，每個指令相應于一個不同的處理周期;在第二存貯器中存貯一個或多個用戶數據，每個用戶數據相應于一個不同的處理周期;和相應于第一處理周期訪問所述用戶數據，在實質相同的時間上相應于不同于第一處理周期的第二處理周期來處理所述用戶指令。
9.如權利要求8的方法，其中所述訪問步驟包括提供一個或多個控制信號用于控制用戶數據的訪問時間和用戶指令的處理時間。
10.如權利要求8的方法，其中所述訪問步驟包括訪問存貯在所述第一存貯器中的用戶指令和在第三存貯器中暫時存貯該被訪問的用戶指令。
11.如權利要求8的方法，其中所述訪問步驟包括提供一個相應于在所述第一存貯器中存貯的所述用戶指令的地址。
全文摘要
一種用于可編程邏輯控制器的高速指令處理系統，包括有一個用來存貯一個或多個用戶指令的第一存貯器，每個指令相應于一個不同的處理周期，用于處理該用戶指令的電路系統；一個用來存貯一個或多個用戶數據的第二存貯器，每個數據相應于一個不同的處理周期，用來訪問被存貯的用戶數據的電路系統；和用來根據一個被處理的用戶指令處理被訪問的用戶數據的電路系統。
文檔編號G05B19/05GK1080740SQ9310785
公開日1994年1月12日 申請日期1993年6月30日 優先權日1992年6月30日
發明者金永基 申請人:三星航空產業株式會社