欠壓檢測裝置制造方法
【專利摘要】本實用新型公開了一種欠壓檢測裝置。欠壓檢測裝置包括運算放大器、電阻、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一PNP管、第二PNP管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管和輸出緩沖反相器。利用本實用新型提供的欠壓檢測裝置能很好地防止在欠壓點來回振蕩的情況。
【專利說明】欠壓檢測裝置
【技術領域】
[0001] 本實用新型涉及集成電路技術，尤其涉及到欠壓檢測裝置。
【背景技術】
[0002] 在開關電源系統中，為了防止在欠壓點來回振蕩的情況，設置了有遲滯電壓的欠 壓檢測裝置。
【發明內容】
[0003] 本實用新型旨在解決現有技術的不足，提供一種防止在欠壓點來回振蕩的欠壓檢 測裝置。
[0004] 欠壓檢測裝置，包括運算放大器、電阻、第一 PM0S管、第二PM0S管、第三PM0S管、 第四PM0S管、第五PM0S管、第六PM0S管、第七PM0S管、第一 PNP管、第二PNP管、第一 NM0S 管、第二NM0S管、第三NM0S管、第四NM0S管、第五NM0S管、第六NM0S管和輸出緩沖反相 器：
[0005] 所述運算放大器的正輸入端接基準電壓VREF，負輸入端接所述電阻和所述第一 NM0S管的源極，輸出端接所述第一 NM0S管的柵極；
[0006] 所述電阻的一端接所述運算放大器的負輸入端和所述第一 NM0S管的源極，另一 端接地；
[0007] 所述第一 PM0S管的柵極接漏極和所述第一 NM0S管的漏極和所述第二PM0S管的 柵極和所述第三PM0S管的柵極和所述第四PM0S管的柵極和所述第七PM0S管的柵極，源極 接電源；
[0008] 所述第二PM0S管的柵極接所述第一 PM0S管的柵極和漏極和所述第一 NM0S管的 漏極和所述第三PM0S管的柵極和所述第四PM0S管的柵極和所述第七PM0S管的柵極，漏極 接所述第一 PNP管的發射極和所述第五PM0S管的柵極，源極接電源VCC ;
[0009] 所述第三PM0S管的柵極接所述第一 PM0S管的柵極和漏極和所述第二PM0S管的 柵極和所述第一 NM0S管的漏極和所述第四PM0S管的柵極和所述第七PM0S管的柵極，漏極 接所述第二PNP管的發射極和所述第六PM0S管的柵極，源極接電源VCC ;
[0010] 所述第四PM0S管的柵極接所述第一 PM0S管的柵極和漏極和所述第二PM0S管的 柵極和所述第三PM0S管的柵極和所述第一 NM0S管的漏極和所述第七PM0S管的柵極，漏極 接所述第五PM0S管的源極和所述第六PM0S管的源極，源極接電源VCC ;
[0011] 所述第五PM0S管的柵極接所述第二PM0S管的漏極和所述第一 PNP管的發射極， 漏極接所述第二NM0S管的柵極和漏極和所述第三NM0S管的柵極和所述第六NM0S管的柵 極，源極接所述第四PM0S管的漏極和所述第六PM0S管的源極；
[0012] 所述第六PM0S管的柵極接所述第三PM0S管的漏極和所述第二PNP管的發射極， 漏極接所述第三NM0S管的漏極和所述第五NM0S管的漏極和所述第四NM0S管的柵極，源極 接所述第四PM0S管的漏極和所述第五PM0S管的源極；
[0013] 所述第七PM0S管接所述第一 PM0S管的柵極和漏極和所述第二PM0S管的柵極和 所述第三PM0S管的柵極和所述第四PM0S管的柵極和所述第一 NM0S管的漏極，漏極接所述 第五NM0S管的柵極和所述第四NM0S管的漏極和所述輸出緩沖反相器的輸入端，源極接電 源 VCC;
[0014] 所述第一 PNP管的基極接輸入端VN，集電極接地，發射極接所述第二PM0S管的漏 極和所述第五PM0S管的柵極；
[0015] 所述第二PNP管的基極接輸入端VP，集電極接地，發射極接所述第三PM0S管的漏 極和所述第六PM0S管的柵極；
[0016] 所述第一 NM0S管的柵極接所述運算放大器的輸出端，漏極接所述第一 PM0S管的 柵極和漏極和所述第二PM0S管的柵極和所述第三PM0S管的柵極和所述第四PM0S管的柵 極和所述第七PM0S管的柵極，源極接所述電阻的一端和所述運算放大器的負輸入端；
[0017] 所述第二NM0S管的柵極接漏極和所述第五PM0S管的漏極和所述第三NM0S管的 柵極和所述第六NM0S管的柵極，源極接地；
[0018] 所述第三NM0S管的柵極接所述第五PM0S管的漏極和所述第二NM0S管的柵極和 漏極和所述第六NM0S管的柵極，漏極接所述第六PM0S管的漏極和所述第五NM0S管的漏極 和所述第四NM0S管的柵極，源極接地；
[0019] 所述第四NM0S管的柵極接所述第三NM0S管的漏極和所述第六PM0S管的漏極和 所述第五NM0S管的漏極，漏極接所述第七PM0S管的漏極和所述第五NM0S管的柵極和所述 輸出緩沖反相器的輸入端，源極接地；
[0020] 所述第五NM0S管的柵極接所述第七PM0S管的漏極和所述第四NM0S管的漏極和 所述輸出緩沖反相器的輸入端，漏極接所述第六PM0S管的漏極和所述第三NM0S管的漏極 和所述第四NM0S管的柵極，源極接所述第六NM0S管的漏極；
[0021] 所述第六NM0S管的柵極接所述第五PM0S管的漏極和所述第二NM0S管的柵極和 漏極和所述第三NM0S管的柵極，漏極接所述第五NM0S管的源極，源極接地；
[0022] 所述輸出緩沖反相器的輸入端接所述第七PM0S管的漏極和所述第四NM0S管的漏 極和所述第五NM0S管的柵極，輸出端為所要得到的欠壓檢測輸出信號；
[0023] 所述運算放大器、所述第一 PM0S管、所述第一 NM0S管和所述電阻構成偏置電路， 產生整個電路的偏置電流；
[0024] 所述第二PM0S管、所述第三PM0S管、所述第一 PNP管和所述第二PNP管構成欠壓 檢測裝置的第一級比較電路；
[0025] 所述第四PM0S管、所述第五PM0S管、所述第六PM0S管、所述第二NM0S管和所述 第三NM0S管構成欠壓檢測裝置的第二級跳變點設置電路；
[0026] 由于欠壓檢測裝置的第一級比較電路和第二級反轉點會有所不重合情況造成輸 入失調電壓會使整個裝置的工作狀態影響很小，同時在兩個輸入端比較的時候會出現來回 振蕩的情況，為了減小這種振蕩情況，由此設置了由所述第五NM0S管和所述第六NM0S管構 成的正反饋通道，也就是加大失調電壓，達到遲滯比較的效果。
[0027] 利用本實用新型提供的欠壓檢測裝置能很好地防止在欠壓點來回振蕩的情況。
【專利附圖】
【附圖說明】
[0028] 圖1為本實用新型的欠壓檢測裝置的電路圖。
【具體實施方式】
[0029] 以下結合附圖對本實用新型內容進一步說明。
[0030] 欠壓檢測裝置，如圖1所示，包括運算放大器101、電阻104、第一 PM0S管102、第 二PM0S管105、第三PM0S管106、第四PM0S管109、第五PM0S管110、第六PM0S管111、第 七 PM0S 管 114、第一 PNP 管 107、第二 PNP 管 108、第一 NM0S 管 103、第二 NM0S 管 112、第三 NM0S管113、第四NM0S管115、第五NM0S管116、第六NM0S管117和輸出緩沖反相器118 :
[0031] 所述運算放大器101的正輸入端接基準電壓VREF，負輸入端接所述電阻104和所 述第一 NM0S管103的源極，輸出端接所述第一 NM0S管103的柵極；
[0032] 所述電阻104的一端接所述運算放大器101的負輸入端和所述第一 NM0S管103 的源極，另一端接地；
[0033] 所述第一 PM0S管102的柵極接漏極和所述第一 NM0S管103的漏極和所述第二 PM0S管105的柵極和所述第三PM0S管106的柵極和所述第四PM0S管109的柵極和所述第 七PM0S管114的柵極，源極接電源VCC ;
[0034] 所述第二PM0S管105的柵極接所述第一 PM0S管102的柵極和漏極和所述第一 NM0S管103的漏極和所述第三PM0S管106的柵極和所述第四PM0S管109的柵極和所述第 七PM0S管114的柵極，漏極接所述第一 PNP管107的發射極和所述第五PM0S管110的柵 極，源極接電源VCC ;
[0035] 所述第三PM0S管106的柵極接所述第一 PM0S管102的柵極和漏極和所述第二 PM0S管105的柵極和所述第一 NM0S管103的漏極和所述第四PM0S管109的柵極和所述第 七PM0S管114的柵極，漏極接所述第二PNP管108的發射極和所述第六PM0S管111的柵 極，源極接電源VCC ;
[0036] 所述第四PM0S管109的柵極接所述第一 PM0S管102的柵極和漏極和所述第二 PM0S管105的柵極和所述第三PM0S管106的柵極和所述第一 NM0S管103的漏極和所述 第七PM0S管114的柵極，漏極接所述第五PM0S管110的源極和所述第六PM0S管111的源 極，源極接電源VCC ;
[0037] 所述第五PM0S管110的柵極接所述第二PM0S管105的漏極和所述第一 PNP管 107的發射極，漏極接所述第二NM0S管112的柵極和漏極和所述第三NM0S管113的柵極和 所述第六NM0S管117的柵極，源極接所述第四PM0S管109的漏極和所述第六PM0S管111 的源極；
[0038] 所述第六PM0S管111的柵極接所述第三PM0S管106的漏極和所述第二PNP管108 的發射極，漏極接所述第三NM0S管113的漏極和所述第五NM0S管116的漏極和所述第四 NM0S管115的柵極，源極接所述第四PM0S管109的漏極和所述第五PM0S管110的源極；
[0039] 所述第七PM0S管114接所述第一 PM0S管102的柵極和漏極和所述第二PM0S管 105的柵極和所述第三PM0S管106的柵極和所述第四PM0S管109的柵極和所述第一 NM0S 管103的漏極，漏極接所述第五NM0S管116的柵極和所述第四NM0S管115的漏極和所述 輸出緩沖反相器118的輸入端，源極接電源VCC ;
[0040] 所述第一 PNP管107的基極接輸入端VN，集電極接地，發射極接所述第二PM0S管 105的漏極和所述第五PMOS管110的柵極；
[0041] 所述第二PNP管108的基極接輸入端VP，集電極接地，發射極接所述第三PM0S管 106的漏極和所述第六PM0S管111的柵極；
[0042] 所述第一 NM0S管103的柵極接所述運算放大器101的輸出端，漏極接所述第一 PM0S管102的柵極和漏極和所述第二PM0S管105的柵極和所述第三PM0S管106的柵極和 所述第四PM0S管109的柵極和所述第七PM0S管114的柵極，源極接所述電阻104的一端 和所述運算放大器101的負輸入端；
[0043] 所述第二NM0S管112的柵極接漏極和所述第五PM0S管110的漏極和所述第三 NM0S管113的柵極和所述第六NM0S管117的柵極，源極接地；
[0044] 所述第三NM0S管113的柵極接所述第五PM0S管110的漏極和所述第二NM0S管 112的柵極和漏極和所述第六NM0S管117的柵極，漏極接所述第六PM0S管111的漏極和所 述第五NM0S管116的漏極和所述第四NM0S管115的柵極，源極接地；
[0045] 所述第四NM0S管115的柵極接所述第三NM0S管113的漏極和所述第六PM0S管 111的漏極和所述第五NM0S管116的漏極，漏極接所述第七PM0S管114的漏極和所述第五 NM0S管116的柵極和所述輸出緩沖反相器118的輸入端，源極接地；所述第四NM0S管115 是輸出驅動管；
[0046] 所述第五NM0S管116的柵極接所述第七PM0S管114的漏極和所述第四NM0S管 115的漏極和所述輸出緩沖反相器118的輸入端，漏極接所述第六PM0S管111的漏極和所 述第三NM0S管113的漏極和所述第四NM0S管115的柵極，源極接所述第六NM0S管117的 漏極；
[0047] 所述第六NM0S管117的柵極接所述第五PM0S管110的漏極和所述第二NM0S管 112的柵極和漏極和所述第三NM0S管113的柵極，漏極接所述第五NM0S管116的源極，源 極接地；
[0048] 所述輸出緩沖反相器118的輸入端接所述第七PM0S管114的漏極和所述第四 NM0S管115的漏極和所述第五NM0S管116的柵極，輸出端為所要得到的欠壓檢測輸出信 號；
[0049] 所述運算放大器101、所述第一 PM0S管102、所述第一 NM0S管103和所述電阻104 構成偏置電路，產生整個電路的偏置電流；
[0050] 所述第二PM0S管105、所述第三PM0S管106、所述第一 PNP管107和所述第二PNP 管108構成欠壓檢測裝置的第一級比較電路；
[0051] 所述第四PM0S管109、所述第五PM0S管110、所述第六PM0S管111、所述第二NM0S 管112和所述第三NM0S管113構成欠壓檢測裝置的第二級跳變點設置電路；
[0052] 由于欠壓檢測裝置的第一級比較電路和第二級反轉點會有所不重合情況造成輸 入失調電壓會使整個裝置的工作狀態影響很小，同時在兩個輸入端比較的時候會出現來回 振蕩的情況，為了減小這種振蕩情況，由此設置了由所述第五NM0S管116和所述第六NM0S 管117構成的正反饋通道，也就是加大失調電壓，達到遲滯比較的效果。
【權利要求】
1.欠壓檢測裝置，其特征在于包括運算放大器、電阻、第一 PMOS管、第二PMOS管、第三 PM0S管、第四PM0S管、第五PM0S管、第六PM0S管、第七PM0S管、第一 PNP管、第二PNP管、 第一 NM0S管、第二NM0S管、第三NM0S管、第四NM0S管、第五NM0S管、第六NM0S管和輸出 緩沖反相器： 所述運算放大器的正輸入端接基準電壓VREF，負輸入端接所述電阻和所述第一 NM0S 管的源極，輸出端接所述第一 NM0S管的柵極； 所述電阻的一端接所述運算放大器的負輸入端和所述第一 NM0S管的源極，另一端接 地； 所述第一 PMOS管的柵極接漏極和所述第一 NM0S管的漏極和所述第二PMOS管的柵極 和所述第三PMOS管的柵極和所述第四PMOS管的柵極和所述第七PMOS管的柵極，源極接電 源； 所述第二PMOS管的柵極接所述第一 PMOS管的柵極和漏極和所述第一 NM0S管的漏極 和所述第三PMOS管的柵極和所述第四PMOS管的柵極和所述第七PMOS管的柵極，漏極接所 述第一 PNP管的發射極和所述第五PMOS管的柵極，源極接電源VCC ; 所述第三PMOS管的柵極接所述第一 PMOS管的柵極和漏極和所述第二PMOS管的柵極 和所述第一 NM0S管的漏極和所述第四PMOS管的柵極和所述第七PMOS管的柵極，漏極接所 述第二PNP管的發射極和所述第六PMOS管的柵極，源極接電源VCC ; 所述第四PMOS管的柵極接所述第一 PMOS管的柵極和漏極和所述第二PMOS管的柵極 和所述第三PMOS管的柵極和所述第一 NM0S管的漏極和所述第七PMOS管的柵極，漏極接所 述第五PMOS管的源極和所述第六PMOS管的源極，源極接電源VCC ; 所述第五PMOS管的柵極接所述第二PMOS管的漏極和所述第一 PNP管的發射極，漏極 接所述第二NM0S管的柵極和漏極和所述第三NM0S管的柵極和所述第六NM0S管的柵極，源 極接所述第四PMOS管的漏極和所述第六PMOS管的源極； 所述第六PMOS管的柵極接所述第三PMOS管的漏極和所述第二PNP管的發射極，漏極 接所述第三NM0S管的漏極和所述第五NM0S管的漏極和所述第四NM0S管的柵極，源極接所 述第四PMOS管的漏極和所述第五PMOS管的源極； 所述第七PMOS管接所述第一 PMOS管的柵極和漏極和所述第二PMOS管的柵極和所述 第三PMOS管的柵極和所述第四PMOS管的柵極和所述第一 NM0S管的漏極，漏極接所述第 五NM0S管的柵極和所述第四NM0S管的漏極和所述輸出緩沖反相器的輸入端，源極接電源 VCC ； 所述第一 PNP管的基極接輸入端VN，集電極接地，發射極接所述第二PMOS管的漏極和 所述第五PMOS管的柵極； 所述第二PNP管的基極接輸入端VP，集電極接地，發射極接所述第三PMOS管的漏極和 所述第六PMOS管的柵極； 所述第一 NM0S管的柵極接所述運算放大器的輸出端，漏極接所述第一 PMOS管的柵極 和漏極和所述第二PMOS管的柵極和所述第三PMOS管的柵極和所述第四PMOS管的柵極和 所述第七PMOS管的柵極，源極接所述電阻的一端和所述運算放大器的負輸入端； 所述第二NM0S管的柵極接漏極和所述第五PMOS管的漏極和所述第三NM0S管的柵極 和所述第六NM0S管的柵極，源極接地； 所述第三NMOS管的柵極接所述第五PMOS管的漏極和所述第二NMOS管的柵極和漏極 和所述第六NM0S管的柵極，漏極接所述第六PM0S管的漏極和所述第五NM0S管的漏極和所 述第四NMOS管的柵極，源極接地； 所述第四NMOS管的柵極接所述第三NMOS管的漏極和所述第六PM0S管的漏極和所述 第五NMOS管的漏極，漏極接所述第七PM0S管的漏極和所述第五NMOS管的柵極和所述輸出 緩沖反相器的輸入端，源極接地； 所述第五NMOS管的柵極接所述第七PM0S管的漏極和所述第四NMOS管的漏極和所述 輸出緩沖反相器的輸入端，漏極接所述第六PM0S管的漏極和所述第三NMOS管的漏極和所 述第四NMOS管的柵極，源極接所述第六NMOS管的漏極； 所述第六NMOS管的柵極接所述第五PM0S管的漏極和所述第二NMOS管的柵極和漏極 和所述第三NMOS管的柵極，漏極接所述第五NMOS管的源極，源極接地； 所述輸出緩沖反相器的輸入端接所述第七PM0S管的漏極和所述第四NMOS管的漏極和 所述第五NMOS管的柵極，輸出端為所要得到的欠壓檢測輸出信號。
【文檔編號】G05F1/565GK203838590SQ201420171912
【公開日】2014年9月17日 申請日期:2014年4月8日 優先權日:2014年4月8日
【發明者】齊盛 申請人:浙江商業職業技術學院