基于pxi總線的多通道動態信號采集卡的制作方法
【專利摘要】本實用新型提供一種基于PXI總線的多通道動態信號采集卡，該采集卡由多路模擬信號調理、AD轉換、倍頻和鎖相環、DDS和AD時鐘分配、PCI接口、基準源電路、FPGA、恒流源、TEDS智能傳感器接口等電路組成。該動態信號采集卡能夠為測試測量用戶提供高精度的多通道模擬信號的同步采集功能。該采集卡不但可以直接進行電量信號采集，還可以提供基于IEPE的加速度、麥克風等非電量的采集功能，最大程度地滿足了聲音與振動分析等領域的測試需要，同時為遵循IEEE1451.4的CLASS1標準的智能傳感器提供了TEDS支持。
【專利說明】基于PXI總線的多通道動態信號采集卡
【技術領域】
[0001]本實用新型涉及多通道動態信號采集卡，具體涉及一種基于PXI總線的多通道動態信號采集卡，屬于虛擬儀器【技術領域】。
【背景技術】
[0002]目前，國外基于PXI總線的多通道動態信號采集卡模擬通道數最大為8個，其最高采樣率為102.4kSa/s，不支持TEDS智能傳感器接口，上述技術參數難以適應不斷提高的技術要求；國內目前還無基于PXI總線的多通道動態信號采集卡推出。
【發明內容】
[0003]本實用新型的目的是提供一種基于PXI總線的多通道動態信號采集卡，主要解決了現有技術采樣率和動態范圍較低的問題。
[0004]本實用新型提供的基于PXI總線的多通道動態信號采集卡，在3U尺寸的PXI板卡上設置了多達8個獨立的信號調理和采集通道，最高采樣率為204.8kSa/s、支持TEDS智能傳感器接口的動態信號采集。
[0005]本實用新型的具體技術解決方案如下:
[0006]該基于PXI總線的多通道動態信號采集卡包括可編程邏輯控制器和擬信號調理電路，模擬信號調理電路分別與可編程邏輯控制器、基準源電路、恒流源電路、AD時鐘分配電路和TEDS接口電路的一端連接連接；所述AD時鐘分配電路的另一端通過DDS電路與PXI接口電路連接；所述PXI接口電路還分別直接與可編程邏輯控制器連接，通過倍頻和鎖相環電路和可編程邏輯控制器連接；所述可編程邏輯控制器還與DDR電路和觸發功能模塊電路連接。
[0007]上述PXI接口電路由協議轉換器、PXI總線、PXI觸發總線和時鐘電路組成，協議轉換器、PXI觸發總線和時鐘電路的一端均與PXI總線連接，協議轉換器和PXI觸發總線的另一端與可編程邏輯控制器連接，時鐘電路的另一端與倍頻和鎖相環電路連接。
[0008]上述模擬信號調理電路包括多個獨立的的差分或偽差分單通道模擬信號調理電路，各通道具有I個獨立的24位Σ - Λ AD轉換器，各通道獨立并行采樣，采樣率通過DDS電路向下分頻。
[0009]上述基準源電路包括依次連接的高穩定度基準源和用于增加驅動能力的運放。
[0010]上述恒流源電路為零溫度系數的恒流電路。
[0011]上述TEDS接口電路為典型的2線恒流供電傳感器，共用信號線。
[0012]上述倍頻電路和鎖相環電路由集成的壓控振蕩器和鎖相環芯片組成。
[0013]上述DDS電路是內置10位數模轉換器和電壓比較器的DDS芯片。
[0014]本實用新型的優點在于:
[0015]本實用新型提供的基于PXI總線的多通道動態信號采集卡不但提供多達8個最高采樣率為204.8kSa/s模擬采集通道，同時還為每個通道提供兩線制的TEDS智能傳感器接口，可以便于用戶構建動態信號采集系統、有效降低系統成本，具有良好的工程實用價值。
[0016]具體地講，本實用新型具備如下特點:
[0017]該基于PXI總線的多通道動態信號采集卡采用高集成度芯片，在單塊3U的PXI板卡上設計了多達8個模擬通道，采用AD公司24位Σ - Λ AD轉換器，最高采樣率為204.8kSa/s，實現了多通道和高采樣率；采用DDS電路產生AD轉換器的采樣時鐘，采樣率步長為36.38uS/s (微赫茲采樣)，使得采樣率設置靈活精細，同時，通道之間的同步性高，通道間的同步性主要是通過采樣時鐘的一致性和模擬通道的一致性來保證的。
[0018]采用多路復用器和程控增益儀表放大器PGA，提供差分和偽差分兩種輸入方式，便于用戶選擇；采用低噪聲模擬信號調理技術、程控增益、程控濾波以及多點校準技術和Σ - Λ AD轉換器，采集卡動態范圍達到IlOdB,采集的信號幅值從±30uV到± 10V，提高了動態范圍。
[0019]提供基于IEPE的加速度、麥克風等非電量的采集功能。采用單片集成的恒流源芯片，為基于IEPE的加速度、麥克風等傳感器提供調理。為遵循IEEE1451.4的CLASSl標準的智能傳感器提供了 TEDS支持。
【專利附圖】
【附圖說明】
[0020]圖1為多通道動態信號采集卡原理圖；
[0021]圖2為單通道模擬信號調理電路圖；
[0022]圖3為基準源電路圖；
[0023]圖4為恒流源電路圖；
[0024]圖5為倍頻和鎖相環電路圖；
[0025]圖6為TEDS接口電路圖；
[0026]圖7為DDS電路圖；
[0027]圖8為AD時鐘分配電路圖；
[0028]圖9為觸發功能模塊電路圖；
[0029]圖10為PCI接口電路圖；
[0030]圖11為DDR電路圖；
[0031]圖12為可編程邏輯控制器內部功能模塊電路圖；
[0032]附圖明細:2_模擬信號調理電路；3_基準源電路；4_恒流源電路；5_倍頻和鎖相環電路；6-TEDS接口電路；7-DDS電路；8_AD時鐘分配電路；9_觸發功能模塊電路；10_PXI接口電路；11_DDR電路；13_可編程邏輯控制器。
【具體實施方式】
[0033]下面結合說明書附圖，詳細說明本實用新型的【具體實施方式】。
[0034]該采集卡從功能上可以劃分為模擬信號調理、AD轉換、倍頻和鎖相環、DDS和AD時鐘分配、PCI接口、基準源電路、FPGA、恒流源、TEDS智能傳感器接口等電路。圖1為多通道動態信號采集卡原理圖。
[0035]從傳感器輸入的模擬信號首先送入多路復用器進行交流、直流、接地耦合選擇。多路復用器的輸出信號連接到精密程控增益運放PGA，PGA將模擬信號調理到接近AD的最大輸入范圍，這樣可以保證信號具有最大的信噪比。PGA為單端信號輸出，而AD為差分輸入，這樣就必須增加一級精密的單端轉差分運放。差分信號在進到AD轉換器前，還必須對噪聲進行模擬低通濾波處理，濾波后的信號最后再送到差分輸入的24位Σ-Λ轉換器AD7764進行模數轉換。圖2為單通道模擬信號調理電路圖。
[0036]低溫漂、高穩定度的AD電壓基準是高精度數采系統的保證。本設計中使用了 AD公司ADR444作為所有AD轉換器的高穩定度基準源。ADR444溫漂典型值為lppm/°C，最大為3ppm/°C，噪聲為1.8uVp-p，輸出電壓為4.096V。4.096V基準電壓再通過運放AD706跟隨，增加驅動能力后供8路AD轉換器使用。圖3為基準源電路圖。
[0037]恒流源采用LM334芯片。LM334是NS公司生產的單片集成三端可調恒流源，使用時，只要外接2個電阻Rl、R2 (R2=10R1)和一個二極管IN457就可構成零溫度系數的恒流源。選擇不同的Rl可使恒流值從I uA到IOmA連續可調。圖4為恒流源電路圖。
[0038]該采集卡的TEDS電路為典型的2線恒流供電傳感器，共用信號線。通過反轉信號線的極性，二極管允許順序訪問放大器或TEDS存儲器。當控制開關處于“analog”位置時，采集板的恒流源電流通過信號線和上方的二極管為放大器供電。變送器輸出在信號線上表現為模擬電壓。當控制開關處于“digital”位置時，存儲器件由負邏輯電源通過下方的二極管供電。電路中給出了在TEDS存儲器芯片端子之間的下拉電阻(Rt)。該電阻用于釋放存儲器電路和引線電容的電荷，確保邏輯O電平滿足時隙要求。IEEE1451.4兼容傳感器通過模擬/數字開關連接至TP4。TP2和TP6分別連接至FPGA的輸出(寫)和輸入(讀)端口，用來讀寫智能傳感器的TEDS信息。圖6為TEDS接口電路圖。
[0039]壓控振蕩器VCXO產生40MHz的本地時鐘，利用PLL芯片把該時鐘與PXI總線上的IOM時鐘鎖定。40MHz時鐘供FPGA、PCI9054、DDR等功能電路使用。圖5為倍頻和鎖相環電路圖。
[0040]該采集卡的采樣率為IkS/s到204.8kS/s可調，為保證24位AD采樣率的準確性和便于用戶設置，AD的采樣時鐘由板卡上的DDS電路產生或者從星型觸發線傳遞的時鐘來決定。DDS芯片內置10位數模轉換器和電壓比較器，可以很容易的輸出所需頻率的方波。圖7為DDS電路圖。
[0041]為了增加驅動能力，DDS的一路時鐘輸出再經過低抖動的時鐘緩沖器CDCLVC1110PW后變為多路時鐘，供本板卡的AD轉換器使用或者路由到星型觸發線上供其它板卡的AD轉換器使用。圖8為AD時鐘分配電路圖。
[0042]觸發源分為軟件觸發、模擬通道觸發、外部數字觸發、星型觸發和PXI_TRIG[0..7]背板觸發。圖9為觸發功能模塊電路圖。
[0043]PCI9054實現PCI橋作用，將復雜的PCI協議轉換為一種相對簡單的總線接口。圖10為PCI接口電路圖。
[0044]DDR部分電路選用MICRON公司的32M X16BIT芯片，圖11為DDR電路圖。
[0045]FPGA主要實現以下主要功能:
[0046]1、對PCI9054進行控制，實現與PCI總線的通訊；
[0047]2、對DDR芯片進行讀寫控制，實現AD采集數據的緩存；
[0048]3、對各采集通道的觸發配置，控制多路AD同步采集；
[0049]4、對DDS芯片進行控制，實現AD采樣頻率的產生和切換；[0050]5、支持智能傳感器TEDS接口，實現對傳感器TEDS的讀寫操作；
[0051]6、支持3種數據采集模式:滯后觸發、超前觸發、連續觸發。
[0052]所用的FPGA 芯片為 SPARTAN-6 的 XC6SLX45-FG676，配置芯片為 XCF04S。
[0053]本設計中FPGA是整個采集系統的控制中心。FPGA內部主要分為:采集控制模塊、時鐘復位模塊、本地總線接口模塊、模擬通道控制模塊、路由控制模塊、DDR控制模塊、DDS采樣時鐘控制模塊、模擬觸發控制模塊和TEDS控制模塊、EEPROM控制模塊等。圖12為FPGA內部功能模塊電路圖。
【權利要求】
1.基于PXI總線的多通道動態信號采集卡，包括可編程邏輯控制器，其特征在于:還包括模擬信號調理電路，所述模擬信號調理電路分別與可編程邏輯控制器、基準源電路、恒流源電路、AD時鐘分配電路和TEDS接口電路的一端連接；所述AD時鐘分配電路的另一端通過DDS電路與PXI接口電路連接；所述PXI接口電路還分別直接與可編程邏輯控制器連接，通過倍頻和鎖相環電路和可編程邏輯控制器連接；所述可編程邏輯控制器還與DDR電路和觸發功能模塊電路連接。
2.根據權利要求1所述的基于PXI總線的多通道動態信號采集卡，其特征在于:所述PXI接口電路由協議轉換器、PXI總線、PXI觸發總線和時鐘電路組成，協議轉換器、PXI觸發總線和時鐘電路的一端均與PXI總線連接，協議轉換器和PXI觸發總線的另一端與可編程邏輯控制器連接，時鐘電路的另一端與倍頻和鎖相環電路連接。
3.根據權利要求1或2所述的基于PXI總線的多通道動態信號采集卡，其特征在于:所述模擬信號調理電路包括多個獨立的的差分或偽差分單通道模擬信號調理電路，各通道具有I個獨立的24位Σ-Λ AD轉換器，各通道獨立并行采樣，采樣率通過DDS電路向下分頻。
4.根據權利要求3所述的基于PXI總線的多通道動態信號采集卡，其特征在于:所述基準源電路包括依次連接的高穩定度基準源和用于增加驅動能力的運放。
5.根據權利要求3所述的基于PXI總線的多通道動態信號采集卡，其特征在于:所述恒流源電路為零溫度系數的恒流源電路。
6.根據權利要求3所述的基于PXI總線的多通道動態信號采集卡，其特征在于:所述TEDS接口電路為典型的2線恒流供電傳感器，共用信號線。
7.根據權利要求3所述的基于PXI總線的多通道動態信號采集卡，其特征在于:所述倍頻和鎖相環電路由集成的壓控振蕩器和鎖相環芯片組成。
8.根據權利要求3所述的基于PXI總線的多通道動態信號采集卡，其特征在于:所述DDS電路是內置10位數模轉換器和電壓比較器的DDS芯片。
【文檔編號】G05B19/05GK203422642SQ201320312857
【公開日】2014年2月5日 申請日期:2013年5月31日 優先權日:2013年5月31日
【發明者】郭恩全, 嚴昭瑩, 倪旭東, 楊坤, 楊朋, 李光輝 申請人:陜西海泰電子有限責任公司