負壓罐cpu驅動電路的制作方法
【專利摘要】本發明提供一種負壓罐CPU驅動電路，包括P溝道場效應管（Q8）、N溝道場效應管（Q5）和外圍電路，P溝道場效應管（Q8）源極接電壓輸入端，漏極接電壓輸出端，柵極串聯電阻R19后接入N溝道場效應管（Q5）的漏極，所述P溝道場效應管（Q8）的源極和漏極之間連接一電阻R17，所述P溝道場效應管（Q8）的源極和N溝道場效應管（Q5）的漏極之間連接一電阻R18。本發明的有益效果是可通過CPU發出的信號準確迅速的作出相應的導通或阻斷電路的相應，具有結構簡單、性能穩定和信號響應速度快的特點。
【專利說明】
負壓罐CPU驅動電路
【技術領域】
[0001]本發明屬于新型設計電路領域，尤其是涉及一種負壓罐CPU驅動電路。
【背景技術】
[0002]在現有的技術中CPU驅動下的充電電路可達到智能化的充斷電，是現代可充電電子產品使用穩定性的重要電路之一，使用CPU智能化控制各小型元件的工作情況及充放電的電路設計需要具有結構簡單、性能穩定和信號響應速度快的特點。
【發明內容】
[0003]本發明要解決的問題是提供一種負壓罐CPU驅動電路，尤其適合用于連接充電接口與電池之間控制通斷路的負壓罐CPU驅動電路。
[0004]為解決上述技術問題，本發明采用的技術方案是:一種負壓罐CPU驅動電路，包括P溝道場效應管Q8、N溝道場效應管Q5和外圍電路，所述外圍電路包括電阻R17-R21和電容C17-C19，所述P溝道場效應管Q8源極接電壓輸入端，漏極接電壓輸出端，柵極串聯電阻R19后接入N溝道場效應管的漏極，所述P溝道場效應管Q8的源極和漏極之間連接一電阻R17，所述P溝道場效應管Q8的源極和N溝道場效應管Q5的漏極之間連接一電阻R18 ;所述N溝道場效應管Q5的源極接地，其柵極串聯一電阻R20后連接一接地電阻R21電容C18并聯電路形成信號輸入端；所述N溝道場效應管Q5的源極和P溝道場效應管Q8的漏極之間分別連接一電容C17和一電容C19。
[0005]本發明具有的優點和積極效果是:由于采用上述技術方案，可智能化的通過CPU控制充電接口與電池之間的導通和斷開，具有結構簡單、性能穩定和信號響應速度快的特點。
【專利附圖】
【附圖說明】
[0006]圖1是本發明的電路圖
【具體實施方式】
[0007]如圖1所示，本發明提供一種負壓罐CPU驅動電路，包括P溝道場效應管Q8、N溝道場效應管Q5和外圍電路，P溝道場效應管Q8源極接USB接口電路的電壓輸入端VUSB，漏極接電壓輸出端VUSB-B，該電壓輸出端連接USB充電電路與電池，柵極串聯電阻R19后接入N溝道場效應管的漏極，P溝道場效應管Q8的源極和漏極之間連接一電阻R17，所述P溝道場效應管Q8的源極和N溝道場效應管Q5的漏極之間連接一電阻R18 ;所述N溝道場效應管Q5的源極接地，其柵極串聯一電阻R20后連接一接地電阻R21電容C18并聯電路形成信號輸入端CHG EN ；N溝道場效應管Q5的源極和P溝道場效應管Q8的漏極之間分別連接一電容C17和一電容C19。
[0008]本實例的工作過程:USB接口連接外部電源，外部電源從電壓輸入端VUSB進入到負壓罐CPU驅動電路，CPU的驅動信號由信號輸入端CHG EN傳入到負壓罐CPU驅動電路中，該電路對輸入信號進行判斷并作出相應的相應，將電壓輸入端VUSB與電壓輸出端VUSB-B之間導通或阻斷，并保證電壓輸出端VUSB-B輸出穩定的充電電壓。
[0009]以上對本發明的一個實施例進行了詳細說明，但所述內容僅為本發明的較佳實施例，不能被認為用于限定本發明的實施范圍。凡依本發明申請范圍所作的均等變化與改進等，均應仍歸屬于本發明的專利涵蓋范圍之內。
【權利要求】
1.一種負壓罐CPU驅動電路，其特征在于:包括P溝道場效應管(Q8)、N溝道場效應管(Q5)和外圍電路，所述外圍電路包括電阻R17-R21和電容C17-C19，所述P溝道場效應管(Q8)源極接電壓輸入端，漏極接電壓輸出端，柵極串聯電阻R19后接入N溝道場效應管的漏極，所述P溝道場效應管(Q8)的源極和漏極之間連接一電阻R17，所述P溝道場效應管(Q8)的源極和N溝道場效應管(Q5)的漏極之間連接一電阻R18 ;所述N溝道場效應管(Q5)的源極接地，其柵極串聯一電阻R20后連接一接地電阻R21電容C18并聯電路形成信號輸入端；所述N溝道場效應管(Q5)的源極和P溝道場效應管(Q8)的漏極之間分別連接一電容C17和一電容C19。
【文檔編號】G05B19/04GK104252140SQ201310262603
【公開日】2014年12月31日 申請日期:2013年6月26日 優先權日:2013年6月26日
【發明者】劉志強, 張增蓮 申請人:天津賽思科技發展有限公司