專利名稱：一種對多個傳感器數(shù)據(jù)進行處理的裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及傳感器數(shù)據(jù)處理技術(shù)領(lǐng)域，尤其涉及一種對多個傳感器數(shù)據(jù)進行處理的裝置。
背景技術(shù)：
在當今信息科技高速發(fā)展的環(huán)境下，各種干擾欺騙問題嚴重，對目標識別系統(tǒng)提出了嚴峻的挑戰(zhàn)。目標識別技術(shù)的重要應用之一就是通過各種技術(shù)手段，結(jié)合通用或?qū)Ｓ玫钠脚_裝備，在待測所需的時空范圍內(nèi)，對目標的屬性(類型、隸屬關(guān)系等)進行判別和確認。而傳統(tǒng)依靠單個傳感器提取的特征因其自身的探測特點，加之惡意的干擾和欺騙的影響，往往不能獲得對目標屬性的完整性描述，因此不能充分利用目標的有關(guān)信息。
實用新型內(nèi)容
·[0003]針對現(xiàn)有技術(shù)中的對單個傳感器提取特征存在的不能獲得對目標屬性的完整性描述的技術(shù)問題，本實用新型公開了一種對多個傳感器數(shù)據(jù)進行處理的裝置。本實用新型采用以下技術(shù)方案來實現(xiàn)一種對多個傳感器數(shù)據(jù)進行處理的裝置，具體包括至少兩個傳感器、數(shù)據(jù)處理中心、PC機，所述傳感器分別連接數(shù)據(jù)處理中心，所述數(shù)據(jù)處理中心連接PC機，所述數(shù)據(jù)處理中心包括預處理器、DSP處理器、系統(tǒng)控制器、PCI接口，所述系統(tǒng)控制器分別連接預處理器、DSP處理器、PCI接口，所述預處理器的輸入端連接傳感器，輸出端連接DSP處理器，所述DSP處理器、PCI接口、PC機依序連接。更進一步地，上述對多個傳感器數(shù)據(jù)進行處理的裝置還包括存儲器，所述存儲器分別連接傳感器和預處理器。更進一步地，上述存儲器為先進先出存儲器。更進一步地，上述預處理器為FPGA。更進一步地，上述系統(tǒng)控制器為FPGA。更進一步地，上述DSP處理器為兩個或兩個以上。本實用新型的有益效果為將多個傳感器感知到的數(shù)據(jù)傳輸給數(shù)據(jù)處理中心進行判斷、依靠不同的傳感器偵測到的信息判決目標屬性，更加準確地判斷出目標屬性。數(shù)據(jù)處理中心以傳感器檢測到的目標感知信息為輸入，經(jīng)過預處理器和DSP處理器，將結(jié)果輸出到PC機。
圖I為本實用新型的對多個傳感器數(shù)據(jù)進行處理的裝置的結(jié)構(gòu)示意圖。
具體實施方式
下面結(jié)合說明書附圖對本實用新型作進一步闡述。[0014]如圖I所示的對多個傳感器數(shù)據(jù)進行處理的裝置，其具體包括至少兩個傳感器、數(shù)據(jù)處理中心、PC機，所述傳感器分別連接數(shù)據(jù)處理中心，所述數(shù)據(jù)處理中心連接PC機，所述數(shù)據(jù)處理中心包括預處理器、DSP處理器、系統(tǒng)控制器、PCI接口，所述系統(tǒng)控制器分別連接預處理器、DSP處理器、PCI接口，所述預處理器的輸入端連接傳感器，輸出端連接DSP處理器，所述DSP處理器、PCI接口、PC機依序連接。將多個傳感器感知到的數(shù)據(jù)傳輸給數(shù)據(jù)處理中心進行判斷、依靠不同的傳感器偵測到的信息判決目標屬性，更加準確地判斷出目標屬性。數(shù)據(jù)處理中心以傳感器檢測到的目標感知信息為輸入，經(jīng)過預處理器和DSP處理器，將結(jié)果輸出到PC機。具體過程為各傳感器采集到的目標特征信號輸入預處理器SpartanXC3S400，經(jīng)過預處理后，發(fā)送到TS201進行處理，最后將輸出由PCI接口傳送到PC機，完成目標屬性識別結(jié)果的顯示，其過程由系統(tǒng)控制器來控制實現(xiàn)。更進一步地，上述對多個傳感器數(shù)據(jù)進行處理的裝置還包括存儲器，所述存儲器分別連接傳感器和預處理器。所述存儲器存儲接收到的多個傳感器的信號，并供預處理器提取。對接收到的傳感器信號持續(xù)進行處理。更進一步地，上述存儲器為先進先出存儲器。采用先進先出存儲器可以減少地址 線，簡化控制。更進一步地，上述預處理器為FPGA。采用FPGA來實現(xiàn)預處理器的功能降低了生產(chǎn)成本。更進一步地，上述系統(tǒng)控制器為FPGA。采用FPGA來實現(xiàn)系統(tǒng)控制器的功能降低了生產(chǎn)成本。更進一步地，上述FPGA都可以采用Xilinx公司的Spartan3系列的XC3S400。其內(nèi)部時鐘頻率可達326MHz，I/O 口支持622Mbps的數(shù)據(jù)傳輸率。預處理的目的是為從大量的傳感器信息中提取對計算基本概率賦值有用的信息傳送至DSP處理器。系統(tǒng)控制器對預處理器、DSP處理器、PCI接口進行控制，對預處理器、DSP處理器、PCI接口間的信息傳遞提供需要的控制參數(shù)。更進一步地，上述DSP處理器為兩個或兩個以上。所述兩個或者兩個以上DSP處理器同時進行設置，提高了處理的效率。更進一步地，上述DSP處理器采用ADI公司的TigerSHARC ADSP-TS201。其核心速度最高達600MHz，由系統(tǒng)控制器對DSP處理器所要處理的數(shù)據(jù)進行分配，DSP處理器根據(jù)存入FIFO存儲器的數(shù)據(jù)和PCI總線所給參數(shù)進行基本概率賦值計算，D-S合并計算和基本概率賦值的判決。更進一步地，上述PCI接口采用PLX公司的PCI9030作為接口芯片。PCI接口接收設備驅(qū)動程序的命令和數(shù)據(jù)，配置和控制系統(tǒng)各模塊使其協(xié)調(diào)工作，完成系統(tǒng)與通用PC機的信息交互。以上所述的具體實施例，對本實用新型的目的、技術(shù)方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本實用新型的具體實施例而已，并不用于限制本實用新型，凡在本實用新型的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本實用新型的保護范圍之內(nèi)。
權(quán)利要求1.一種對多個傳感器數(shù)據(jù)進行處理的裝置，其特征在于具體包括至少兩個傳感器、數(shù)據(jù)處理中心、PC機，所述傳感器分別連接數(shù)據(jù)處理中心，所述數(shù)據(jù)處理中心連接PC機，所述數(shù)據(jù)處理中心包括預處理器、DSP處理器、系統(tǒng)控制器、PCI接口，所述系統(tǒng)控制器分別連接預處理器、DSP處理器、PCI接口，所述預處理器的輸入端連接傳感器，輸出端連接DSP處理器，所述DSP處理器、PCI接口、PC機依序連接。
2.如權(quán)利要求I所述的對多個傳感器數(shù)據(jù)進行處理的裝置，其特征在于所述對多個傳感器數(shù)據(jù)進行處理的裝置還包括存儲器，所述存儲器分別連接傳感器和預處理器。
3.如權(quán)利要求2所述的對多個傳感器數(shù)據(jù)進行處理的裝置，其特征在于所述存儲器為先進先出存儲器。
4.如權(quán)利要求3所述的對多個傳感器數(shù)據(jù)進行處理的裝置，其特征在于所述預處理器為 FPGA。
5.如權(quán)利要求4所述的對多個傳感器數(shù)據(jù)進行處理的裝置，其特征在于所述系統(tǒng)控制器為FPGA。
6.如權(quán)利要求5所述的對多個傳感器數(shù)據(jù)進行處理的裝置，其特征在于所述DSP處理器為兩個或兩個以上。
專利摘要本實用新型涉及傳感器數(shù)據(jù)處理技術(shù)領(lǐng)域，本實用新型公開了一種對多個傳感器數(shù)據(jù)進行處理的裝置，具體包括至少兩個傳感器、數(shù)據(jù)處理中心、PC機，所述傳感器分別連接數(shù)據(jù)處理中心，所述數(shù)據(jù)處理中心連接PC機，所述數(shù)據(jù)處理中心包括預處理器、DSP處理器、系統(tǒng)控制器、PCI接口，所述系統(tǒng)控制器分別連接預處理器、DSP處理器、PCI接口，所述預處理器的輸入端連接傳感器，輸出端連接DSP處理器，所述DSP處理器、PCI接口、PC機依序連接。將多個傳感器感知到的數(shù)據(jù)傳輸給數(shù)據(jù)處理中心進行判斷、依靠不同的傳感器偵測到的信息判決目標屬性，更加準確地判斷出目標屬性。
文檔編號G05B19/042GK202694068SQ20122037464
公開日2013年1月23日 申請日期2012年7月31日 優(yōu)先權(quán)日2012年7月31日
發(fā)明者姜克勇 申請人:四川九洲電器集團有限責任公司