射頻識別中的串聯穩壓電路的制作方法
【專利摘要】本發明公開了一種射頻識別中的串聯穩壓電路，包括：一耦合電路，將輸入的正弦波信號耦合到射頻識別卡片端，并產生諧振電壓；一限幅電路，與所述耦合電路的輸出端相連接，為串聯穩壓電路提供輸入電壓，并對該輸入電壓進行限幅；一串聯穩壓電路，與所述限幅電路的輸出端相連接，用于穩定電源電壓；其包括：一啟動電路，用于完成所述串聯穩壓電路整個電路的啟動；一分壓電路，對所述電源電壓進行分壓，為串聯穩壓主電路和所述啟動電路提供輸入電壓；一串聯穩壓主電路，將MOS晶體管串接在電源產生的環路中，通過控制MOS管的柵極電壓來控制和穩定所述電源電壓。本發明能使射頻識別卡片不容易下電，且有利于解調電路的解調。
【專利說明】射頻識別中的串聯穩壓電路
【技術領域】
[0001 ] 本發明涉及模擬集成電路中的穩壓電路領域，特別是涉及一種射頻識別中的串聯穩壓電路。
【背景技術】
[0002]在射頻識別中，由于射頻識別卡片大都是無源的，所以射頻識別卡片電路的設計就相當關鍵和重要。在射頻識別中，讀卡機發出來的是模擬的正弦波信號，射頻識別卡片需要耦合讀卡機發出來的正弦波信號，并從該正弦波信號中獲得穩定的電源電壓，供給其他電路模塊正常工作所需的電壓。
[0003]參見圖1所示，現有的射頻識別中采用的是并聯穩壓電路。其中包括:由原端電感LI，副端電感L2和電容Cl組成的耦合電路；由NMOS晶體管Ml、M2和M7，PMOS晶體管M3、M4、M5和M6,電阻Rl組成的限幅電路；由電阻R2，PMOS晶體管M8、M9、M10、Mll和M12，比較器BJl，電容C2組成的穩壓電路。
[0004]穩壓電路中的PMOS晶體管M8、M9、M10和Mll采用二極管連接方式，然后依次串聯在電壓電壓VDD與地之間，對電源電壓VDD進行分壓，將分壓后的電壓輸入到比較器BJl的正端，和負端的參考電壓VREF進行比較，比較后的比較器BJl的輸出電壓控制PMOS晶體管M12 (泄流管)。當電源電壓VDD升高時，分壓得到的電壓就比參考電壓VREF高，比較器BJl輸出的電壓就高，并聯的泄流管M12就會泄放更多的電流，電阻R2上的壓降就大，最終使得電源電壓VDD穩定在4倍的參考電壓VREF上。如果參考電壓VREF是450mv，那么電源電壓VDD就穩定在1.8V。同樣當電源電壓VDD降低時，泄流管M12就減小泄放的電流，通過降低電阻R2的壓降來穩定電源電壓VDD。
[0005]當凹槽來臨時，天線上提供的能量就減小，而此時泄流管M12關閉需要一定時間，泄流管M12仍然會泄放電流，甚至會抽儲能電容C2中的電荷，因此電源電壓VDD就會加速降低，射頻識別卡片比較容易下電。同時當正弦波信號來臨的時候，為了穩定電源電壓，并聯穩壓會阻止凹槽信號的變化，這將改變凹槽信號包絡的形狀，不利于解調電路的解調。
【發明內容】
[0006]本發明要解決的技術問題是提供一種射頻識別中的串聯穩壓電路，使射頻識別卡片不容易下電，且有利于解調電路的解調。
[0007]為解決上述技術問題，本發明的射頻識別中的串聯穩壓電路，包括:
[0008]一耦合電路，將輸入的正弦波信號耦合到射頻識別卡片端，并產生諧振電壓；
[0009]一限幅電路，與所述耦合電路的輸出端相連接，為串聯穩壓電路提供輸入電壓，并對該輸入電壓進行限幅；其中，還包括:
[0010]一串聯穩壓電路，與所述限幅電路的輸出端相連接，用于穩定電源電壓；其包括:
[0011]一啟動電路，用于完成所述串聯穩壓電路整個電路的啟動；
[0012]一分壓電路，對所述電源電壓進行分壓，為串聯穩壓主電路和所述啟動電路提供輸入電壓；
[0013]一串聯穩壓主電路，將MOS晶體管串接在電源產生的環路中，通過控制MOS管的柵極電壓來控制和穩定所述電源電壓。
[0014]本發明在傳統并聯穩壓電路的基礎上作了改進，將并聯穩壓改成串聯穩壓結構。串聯穩壓電路將MOS管串接在電源產生的環路中，通過控制MOS管的柵極電壓來控制和穩定電源電壓；串聯的MOS管相當于一個可變的電阻，通過改變電阻值來穩定電源電壓值；流過所述串聯的MOS管的電流就是電源電壓上消耗的電流，因此在凹槽期間不會消耗額外的電流，電源電壓的下降速度就比較緩，這樣射頻識別卡片就不容易下電復位；既能在凹槽期間節省功耗，又有利于信號的解調。
【專利附圖】
【附圖說明】
[0015]下面結合附圖與【具體實施方式】對本發明作進一步詳細的說明:
[0016]圖1是現有的射頻識別中的并聯穩壓電路原理圖；
[0017]圖2是所述射頻識別中的串聯穩壓電路一實施例原理圖。
【具體實施方式】
[0018]參見圖2所示，下面是一具體實施例，所述射頻識別中的并聯穩壓電路，包括:一耦合電路，一限幅 電路，一串聯穩壓電路。所述串聯穩壓電路，包括:一啟動電路，一分壓電路，一串聯穩壓王電路。
[0019]所述耦合電路與圖1所示射頻識別中的并聯穩壓電路的耦合電路結構相同，其包括:原端電感LI，副端電感L2和電容Cl。電容Cl與副端電感L2并聯連接，輸入的正弦波信號IN通過原端電感LI耦合到副端電感L2，并與電容Cl發生諧振，產生較高的諧振電壓。
[0020]所述限幅電路與圖1所示射頻識別中的并聯穩壓電路的限幅電路結構相同，其包括:第一 NMOS晶體管Ml、第二 NMOS晶體管M2和第三NMOS晶體管M7，第一 PMOS晶體管M3、第二 PMOS晶體管M4、第三PMOS晶體管M5和第四PMOS晶體管M6，電阻Rl。
[0021]第一 NMOS晶體管Ml的柵極和漏極與電容Cl的一端相連接，第二 NMOS晶體管M2的柵極和漏極與電容Cl的另一端相連接；第一 NMOS晶體管Ml的源極與第二 NMOS晶體管M2的源極相連接，其連接的端點記為REGIN點，為限幅電路的輸出端。第一 PMOS晶體管M3和第四PMOS晶體管M6的源極以及第三NMOS晶體管M7的漏極與所述REGIN點相連接。第一 PMOS晶體管M3的柵極與其漏極、第二 PMOS晶體管M4的源極和第四PMOS晶體管M6的柵極相連接^=PMOS晶體管M4的柵極與其漏極和第三PMOS晶體管M5的源極相連接；第三PMOS晶體管M5的柵極與漏極接地。第四PMOS晶體管M6的漏極與第三NMOS晶體管M7的柵極，電阻Rl的一端相連接。電阻Rl的另一端和第三NMOS晶體管M7的源極接地。
[0022]所述串聯穩壓電路的輸入電壓由第一 NMOS晶體管Ml和第二 NMOS晶體管M2的源極連接的端點REGIN點提供，經過所述限幅電路限幅，保證REGIN點的電壓不超過第一 PMOS晶體管M3，第二 PMOS晶體管M4和第三PMOS晶體管M5的閾值電壓之和，這樣能保證MOS管安全的工作。
[0023]所述串聯穩壓電路的啟動電路由第十六PMOS晶體管M32、第十七PMOS晶體管M33、第十八PMOS晶體管M34、第十九PMOS晶體管M35和第二十PMOS晶體管M36，第四NMOS晶體管M13和第九NMOS晶體管M22構成。其中:
[0024]第十六PMOS晶體管M32、第十七PMOS晶體管M33、第十八PMOS晶體管M34、第十九PMOS晶體管M35和第二十PMOS晶體管M36的柵極接地，然后依次串聯連接。第十六PMOS晶體管M32的源極與所述REGIN點相連接，第二十PMOS晶體管M36的漏極與第四NMOS晶體管M13的漏極相連接的端點，記為ST點。第四NMOS晶體管M13的源極接地，其柵極輸入由分壓電路提供的第一輸入電壓VMID。第九NMOS晶體管M22的漏極與所述REGIN點相連接，其源極與電源電壓VDD相連接，其柵極與所述ST點相連接。為了降低電路啟動后的漏電流，所述第十六PMOS晶體管M32、第十七PMOS晶體管M33、第十八PMOS晶體管M34、第十九PMOS晶體管M35和第二十PMOS晶體管M36尺寸采用倒比管尺寸。
[0025]當上電的瞬間，所述ST點是個較高的電壓，能順利的開啟第九NMOS晶體管M22，讓所述REGIN點有電流經過第九NMOS晶體管M22流到電源電壓VDD中。當電路啟動完畢后，所述第一輸入電壓VMID是二分之一電源電壓，可順利的將第四NMOS晶體管M13管關閉，使得ST點的電壓為低電平，則順利關閉了啟動電路，從而完成整個串聯穩壓電路的啟動。
[0026]所述串聯穩壓電路的分壓電路由第十二 PMOS晶體管M28、第十三PMOS晶體管M29、第十四PMOS晶體管M30和第十五PMOS晶體管M31，電容C3構成，該4個PMOS晶體管采用二極管連接方式，然后依次串接在電源電壓VDD與地之間。其中:第十二 PMOS晶體管M28的源極與電源電壓VDD相連接，第十五PMOS晶體管M31的漏極接地。第十三PMOS晶體管M29的漏極與第十四PMOS晶體管M30源極相連接的端點的電壓為所述第一輸入電壓VMID，提供給所述啟動電路，該電壓VMID是二分之一的電源電壓。第十四PMOS晶體管M30的漏極與第十五PMOS晶體管M31源極相連接的端點的電壓為第二輸入電壓VSPL，提供給所述串聯穩壓主電路，該電壓VSPL是四分之一的電源電壓。
[0027]電容C3連接在電源電壓VDD與地之間。電容C3是儲能電容，在凹槽期間天線端不提供能量，電源電壓VDD會下降從而導致芯片下電，那么有儲能電容C3，儲能電容C3中的電荷就可以在凹槽期間提供 能量給電源電壓VDD，使電源電壓VDD不會很快下降。過了凹槽期間，天線端恢復能量，能正常的保證芯片工作，同時也可以給電容C3充電，使得電容C3中再次儲存電荷，供下次凹槽期間使用。
[0028]所述串聯穩壓電路的串聯穩壓主電路由第五PMOS晶體管M14、第六PMOS晶體管M17、第七PMOS晶體管M20、第八PMOS晶體管M21、第九PMOS晶體管M23、第十PMOS晶體管M24和第^^一 PMOS晶體管M25，第五NMOS晶體管M15、第六NMOS晶體管M16、第七NMOS晶體管M18、第八NMOS晶體管M19、第九NMOS晶體管M22、第十NMOS晶體管M26和第^^一 NMOS晶體管M27組成。
[0029]其中:
[0030]第五PMOS晶體管M14、第六PMOS晶體管M17、第七PMOS晶體管M20和第八PMOS晶體管M21的源極與所述REGIN點相連接。第五PMOS晶體管M14的柵極與漏極、第六PMOS晶體管M17的柵極和第五NMOS晶體管M15的漏極相連接；第五NMOS晶體管M15的柵極與電源電壓VDD相連接，其源極與第六NMOS晶體管M16的漏極相連接；第六NMOS晶體管M16的源極接地。第六PMOS晶體管M17的漏極與第七PMOS晶體管M20的漏極和柵極、第八PMOS晶體管M21的柵極和第七NMOS晶體管M18的漏極相連接。第八PMOS晶體管M21的漏極和第七NMOS晶體管M18的柵極與電源電壓VDD相連接。第七NMOS晶體管M18的源極與第八NMOS晶體管M19的漏極相連接，第八NMOS晶體管M19的源極接地。
[0031]第九PMOS晶體管M23的源極與電源電壓VDD相連接，其柵極輸入偏置電壓VB，該偏置電壓VB由偏置電路提供。第九PMOS晶體管M23的漏極與第十PMOS晶體管M24和第十一 PMOS晶體管M25的源極相連接。
[0032]第十PMOS晶體管M24的柵極輸入由所述分壓電路提供的第二輸入電壓VSPL。第十PMOS晶體管M24的漏極與第十NMOS晶體管M26的柵極和漏極相連接，其連接的端點記為NET2。第十NMOS晶體管M26的源極接地。
[0033]第^^一 PMOS晶體管M25的柵極輸入參考電壓VREF，該參考電壓VREF為固定值，由偏置電路提供。第H^一 PMOS晶體管M25的漏極與第十一 NMOS晶體管M27的柵極和漏極相連接，其連接的端點記為NETl。第H^一 NMOS晶體管M27的源極接地。
[0034]所述第六NMOS晶體管M16的柵極與端點NETl相連接。所述第八NMOS晶體管M19的柵極與端點NET2相連接。
[0035]所述偏置電壓VB用于保證第十PMOS晶體管M24和第十一 PMOS晶體管M25，第十NMOS晶體管M26和第十一 NMOS晶體管M27能提供恒定的工作電流。
[0036]所述參考電壓VREF和第二輸入電壓VSPL輸入到比較器(由第九PMOS晶體管M23、第十PMOS晶體管M24和第^^一 PMOS晶體管M25，第十NMOS晶體管M26和第^^一 NMOS晶體管M27，第五PMOS晶體管M14，第五NMOS晶體管M15、第六NMOS晶體管M16、第七NMOS晶體管M18、第八NMOS晶體管M19，第六PMOS晶體管M17組成)的兩端，當電源電壓VDD上的負載電流變小，所述第二輸入電壓VSPL比參考電壓VREF高時，流過第八NMOS晶體管M19的電流就變小，流過第六NMOS晶體管M16的電流就變大；由于鏡像作用流過第六NMOS晶體管M16的電流變大，則流過第六PMOS晶體管M17的電流變大，然后迫使流過第七PMOS晶體管M20的電流變小。由于第八PMOS晶體管M21鏡像了第七PMOS晶體管M20的電流，第八PMOS晶體管M21的電流也就跟著變小，最后流過第八PMOS晶體管M21的電流和電源電壓VDD上的負載電流達到平衡。也就是說電源電`壓VDD上需要多少電流，第八PMOS晶體管M21管就提供多少電流，沒有額外電流的消耗，所以射頻識別卡片不容易下電。同時這種結構也更好的保存了凹槽包絡的完整性，有利于解調電路的解調。
[0037]雖然本發明利用具體的實施例進行說明，但是對實施例的說明并不限制本發明的范圍。本領域內的熟練技術人員通過參考本發明的說明，在不背離本發明的精神和范圍的情況下，容易進行各種修改或者可以對實施例進行組合。
【權利要求】
1.一種射頻識別中的串聯穩壓電路，包括: 一耦合電路，將輸入的正弦波信號耦合到射頻識別卡片端，并產生諧振電壓； 一限幅電路，與所述耦合電路的輸出端相連接，為串聯穩壓電路提供輸入電壓，并對該輸入電壓進行限幅；其特征在于，還包括: 一串聯穩壓電路，與所述限幅電路的輸出端相連接，用于穩定電源電壓；其包括: 一啟動電路，用于完成所述串聯穩壓電路整個電路的啟動； 一分壓電路，對所述電源電壓進行分壓，為串聯穩壓主電路和所述啟動電路提供輸入電壓； 一串聯穩壓主電路，將MOS晶體管串接在電源產生的環路中，通過控制MOS管的柵極電壓來控制和穩定所述電源電壓。
2.如權利要求1所述的串聯穩壓電路，其特征在于，所述耦合電路包括:原端電感(LI)，副端電感(L2)和第一電容(Cl);所述第一電容(Cl)與副端電感(L2)并聯連接，輸入的正弦波信號通過原端電感(LI)耦合到副端電感(L2)，并與所述第一電容(Cl)發生諧振，產生諧振電壓。
3.如權利要求2所述的串聯穩壓電路，其特征在于，所述限幅電路包括:第一NMOS晶體管(Ml)、第二 NMOS晶體管(M2)和第三NMOS晶體管(M7)，第一 PMOS晶體管(M3)、第二PMOS晶體管(M4)、第三PMOS晶體管(M5)和第四PMOS晶體管(M6)，第一電阻(Rl)； 第一 NMOS晶體管(Ml)的 柵極和漏極與第一電容(Cl)的一端相連接，第二 NMOS晶體管(M2)的柵極和漏極與電容(Cl)的另一端相連接，第一 NMOS晶體管(Ml)的源極與第二NMOS晶體管(M2)的源極相連接，其連接的端點記為REGIN點；第一 PMOS晶體管(M3)和第四PMOS晶體管(M6)的源極以及第三NMOS晶體管(M7)的漏極與所述REGIN點相連接；第一PMOS晶體管(M3)的柵極與其漏極、第二 PMOS晶體管(M4)的源極和第四PMOS晶體管(M6)的柵極相連接；第二 PMOS晶體管(M4)的柵極與其漏極和第三PMOS晶體管(M5)的源極相連接^SPMOS晶體管(M5)的柵極與漏極接地；第四PMOS晶體管(M6)的漏極與第三NMOS晶體管(M7)的柵極和第一電阻(Rl)的一端相連接；第一電阻(Rl)的另一端和第三NMOS晶體管(M7)的源極接地； 所述串聯穩壓電路的輸入電壓由第一 NMOS晶體管(Ml)和第二 NMOS晶體管(M2)的源極連接的端點REGIN點提供，經過所述限幅電路限幅，保證REGIN點的電壓不超過第一 PMOS晶體管(M3)，第二 PMOS晶體管(M4)和第三PMOS晶體管(M5)的閾值電壓之和。
4.如權利要求1所述的串聯穩壓電路，其特征在于，所述啟動電路由第十六PMOS晶體管(M32)、第十七PMOS晶體管(M33)、第十八PMOS晶體管(M34)、第十九PMOS晶體管(M35)和第二十PMOS晶體管(M36)，第四NMOS晶體管(M13)和第九NMOS晶體管(M22)構成；其中: 所述第十六PMOS晶體管(M32)、第十七PMOS晶體管(M33)、第十八PMOS晶體管(M34)、第十九PMOS晶體管(M35)和第二十PMOS晶體管(M36)的柵極接地，然后依次串聯連接；第十六PMOS晶體管(M32)的源極與所述限幅電路的輸出端相連接，第二十PMOS晶體管(M36)的漏極與第四NMOS晶體管(M13)的漏極相連接的端點，記為ST點；第四NMOS晶體管(M13)的源極接地，其柵極輸入由分壓電路提供的第一輸入電壓(VMID);第九NMOS晶體管(M22)的漏極與所述限幅電路的輸出端相連接，其源極與電源電壓(VDD)相連接，其柵極與所述ST點相連接。
5.如權利要求4所述的串聯穩壓電路，其特征在于，所述第十六PMOS晶體管(M32)、第十七PMOS晶體管(M33)、第十八PMOS晶體管(M34)、第十九PMOS晶體管(M35)和第二十PMOS晶體管(M36)尺寸采用倒比管尺寸。
6.如權利要求4所述的串聯穩壓電路，其特征在于:所述分壓電路由第十二PMOS晶體管(M28)、第十三PMOS晶體管(M29)、第十四PMOS晶體管(M30)和第十五PMOS晶體管(M31)，第三電容(C3)構成，該4個PMOS晶體管采用二極管連接方式，然后依次串接在電源電壓(VDD)與地之間；其中:第十二 PMOS晶體管(M28)的源極與電源電壓(VDD)相連接，第十五PMOS晶體管(M31)的漏極接地；第十三PMOS晶體管(M29)的漏極與第十四PMOS晶體管(M30)源極相連接的端點的電壓為所述第一輸入電壓(VMID)，提供給所述啟動電路，該第一輸入電壓(VMID)是二分之一的電源電壓；第十四PMOS晶體管(M30)的漏極與第十五PMOS晶體管(M31)源極相連接的端點的電壓為第二輸入電壓(VSPL)，提供給所述串聯穩壓主電路，該第二輸入電壓(VSPL)是四分之一的電源電壓； 第三電容(C3)連接在電源電壓(VDD)與地之間。
7.如權利要求6所述的串聯穩壓電路，其特征在于:所述串聯穩壓主電路由第五PMOS晶體管(M14)、第六PMOS晶體管(M17)、第七PMOS晶體管(M20)、第八PMOS晶體管(M21)、第九PMOS晶體管(M23)、第十PMOS晶體管(M24)和第十一 PMOS晶體管(M25)，第五NMOS晶體管(M15)、第六NMOS晶體管(M16)、第七NMOS晶體管(M18)、第八NMOS晶體管(M19)、第九NMOS晶體管(M22)、第十NMOS晶體管(M26)和第十一 NMOS晶體管(M27)組成；其中: 第五PMOS晶體管(M14)、第六PMOS晶體管(M17)、第七PMOS晶體管(M20)和第八PMOS晶體管(M21)的源極與所述限幅電路的輸出端相連接； 第五PMOS晶體管(M14)的柵極與漏極、第六PMOS晶體管(M17)的柵極和第五NMOS晶體管(M15)的漏極相連接；第五NMOS晶體管(M15)的柵極與電源電壓(VDD)相連接，其源極與第六NMOS晶體管(M16)的漏極相連接；第六NMOS晶體管(M16)的源極接地； 第六PMOS晶體管(M17)的漏極與第七PMOS晶體管(M20)的漏極和柵極、第八PMOS晶體管(M21)的柵極和第七NMOS晶體管(M18)的漏極相連接；第八PMOS晶體管(M21)的漏極和第七NMOS晶體管(M18)的柵極與電源電壓(VDD)相連接； 第七NMOS晶體管(M18)的源極與第八NMOS晶體管(M19)的漏極相連接，第八NMOS晶體管(M19)的源極接地； 第九PMOS晶體管(M23)的源極與電源電壓(VDD)相連接，其柵極輸入偏置電壓(VB)；第九PMOS晶體管(M23)的漏極與第十PMOS晶體管(M24)和第十一 PMOS晶體管(M25)的源極相連接； 第十PMOS晶體管(M24)的柵極輸入由所述分壓電路提供的第二輸入電壓(VSPL);第十PMOS晶體管(M24)的漏極與第十NMOS晶體管(M26)的柵極和漏極相連接，其連接的端點記為NET2 ;第十NMOS晶體管(M26)的源極接地； 第H^一 PMOS晶體管(M25)的柵極輸入參考電壓(VREF);第十一 PMOS晶體管(M25)的漏極與第十一 NMOS晶體管(M27)的柵極和漏極相連接，其連接的端點記為NETl ;第^^一 NMOS晶體管(M27)的源極接地； 所述第六NMOS晶體管(M16)的柵極與端點NETl相連接；所述第八NMOS晶體管(M19)的柵極與端點NET2相連接； 所述偏置電壓(VB)用于保證第十PMOS晶體管(M24)和第十一 PMOS晶體管(M25)，第十NMOS晶體管(M26)和第十一 NMOS晶體管(M27)能提供恒定的工作電流。
【文檔編號】G05F1/56GK103792979SQ201210434635
【公開日】2014年5月14日 申請日期:2012年11月2日 優先權日:2012年11月2日
【發明者】傅志軍, 馬和良 申請人:上海華虹集成電路有限責任公司