專利名稱：一種cmos集成電路中基準電流源產生電路的制作方法
技術領域：
本發明涉及電流源產生技術領域，特別涉及一種CMOS集成電路中基準電流源產生電路。
背景技術：
基準電流源是CMOS集成電路中非常重要的模塊，基準電流源為CMOS集成電路提供電流偏置，因此，基準電流源的性能直接影響整個CMOS集成電路的性能。現有技術中，基準電流源的產生一般是采用雙極型晶體管實現的帶隙基準電路。帶隙基準電路的工作原理是利用兩個基射結電壓的差(AVbe)的正溫度系數和雙極型晶體管的基極-發射極電壓(Vbe)的負溫度系數，以一定的比例相加和，即可將溫度系數抵消，實現與溫度無關的電壓基準。因為其基準電壓與硅的帶隙電壓差不多，因而稱為帶隙基準。帶隙基準電路可以實現溫度系數極低的基準電壓參考，輸出電壓值基本穩定在
1.25V左右。而基準電流的產生一般是通過基準電壓與電阻的比值來實現。使用片外電阻會增加焊盤(PAD)和分立器件的個數，而片內電阻一般具有溫度系數。由于基準電壓的實現與電阻的絕對阻值無關，所以可以得到基本不受溫度影響的基準電壓，但是由基準電壓與電阻的比值實現的基準電流卻受溫度影響。因此，如何產生一個穩定的，低溫度系數的片上基準電流參考源，是CMOS集成電路領域需要解決的重要問題。
發明內容
本發明要解決的技術問題是提供一種CMOS集成電路中基準電流源產生電路，能夠產生穩定的，低溫度系數的基準電流。本發明實施例提供一種CMOS集成電路中基準電流源產生電路，包括:電流產生模塊、啟動模塊、基準電壓產生模塊和基準電流產生模塊；所述啟動模塊，用于啟動所述電流產生模塊，當所述電流產生模塊開始工作后，啟動模塊退出工作；所述電流產生模塊，用于產生一個與絕對溫度成正比的電流；所述基準電壓產生模塊，用于由所述與絕對溫度成正比的電流結合具有負溫度系數的PN結電壓，產生一個與溫度無關的基準電壓；所述基準電流產生模塊，用于由所述基準電壓與正溫度系數的電阻結合產生一個與絕對溫度互補的電流，該與絕對溫度互補的電流與所述與絕對溫度成正比的電流結合產生一個與溫度無關的基準電流。優選地，所述電流產生模塊包括:第一PMOS管Ml、第二PMOS管M2、第一晶體管Q1、第二晶體管Q2、第一運算放大器Al和第一電阻Rl ；
第一 PMOS管Ml和第二 PMOS管M2的源極均連接電源電壓VCC，第一 PMOS管和第二 PMOS管的柵極相連并與第四節點相連；第一電阻的一端連接第二節點，第一電阻的另一端連接第三節點；第一晶體管Ql的基極和集電極均連接地，第一晶體管的發射極連接第一節點；第二晶體管Q2的基極和集電極均連接地，第二晶體管的發射極連接第三節點；第一運算放大器的同相輸入端連接第二節點，第一運算放大器的反相輸入端連接第一節點，第一運算放大器的輸出端連接第四節點。優選地，所述啟動模塊包括:第一 NMOS管M3、第二 NMOS管M5、第三PMOS管M4和第二電阻R2 ；第三PMOS管的源極連接所述VCC，柵極連接第六節點，漏極連接第五節點；第一 NMOS管的源極接地，柵極連接第五節點，漏極連接所述第四節點；第二 NMOS管的源極接地，柵極連接第七節點，漏極連接所述第五節點；第二電阻的一端接地，另一端連接所述第六節點。優選地，所述基準電壓產生模塊包括:第四PMOS管M6、第三晶體管Q3和第三電阻R3 ；第四PMOS管的源極連接所述VCC，柵極連接所述第四節點，漏極連接所述第七節
占.
第三電阻的一端連接所述第七節點，另一端連接第八節點；第三晶體管的基極和集電極均接地，發射極連接所述第八節點。優選地，所述基準電流產生模塊包括:第五PMOS管M7、第六PMOS管M10、第七PMOS管Ml1、第三NMOS管M8、第四NMOS管M9、第二運算放大器A2和第四電阻R4 ；第五PMOS管的源極連接所述VCC，柵極連接所述第四節點，漏極連接第九節點；第六PMOS管的源極連接所述VCC，柵極連接第十一節點，漏極連接第十節點；第七PMOS管的源極連接所述VCC，柵極連接所述第十一節點，漏極連接第十二節
占.
第三NMOS管的源極接地，柵極和漏極相連并連接所述第九節點；第四NMOS管的源極接地，柵極連接所述第九節點，漏極連接所述第十節點；第二運算放大器的同相輸入端連接所述第十節點，反相輸入端連接所述第七節點，輸出端連接所述第十一節點；第四電阻的一端連接所述第十節點，另一端接地。優選地，所述第四電阻為具有正溫度系數的片上電阻。優選地，第二晶體管的發射極的面積是第一晶體管的發射極面積的N倍；第一PMOS管的寬長比和第二 PMOS管的寬長比相等。與現有技術相比，本發明具有以下優點:本發明提供的CMOS集成電路中基準電流源產生電路，包括啟動模塊用于啟動所述電流產生模塊，當所述電流產生模塊開始工作后，啟動模塊退出工作；電流產生模塊產生一個與絕對溫度成正比的電流；基準電壓產生模塊由所述與絕對溫度成正比的電流結合具有負溫度系數的PN結電壓，產生一個與溫度無關的基準電壓；基準電流產生模塊由所述基準電壓與正溫度系數的電阻結合產生一個與絕對溫度互補的電流，該與絕對溫度互補的電流與所述與絕對溫度成正比的電流結合產生一個與溫度無關的基準電流。本發明提供的電路，利用一個正溫度系數的電流和一個負溫度系數的電流結合產生與溫度無關的基準電流。而現有技術中由基準電壓與電阻的比值實現的基準電流卻受溫度的影響。
圖1是本發明提供的CMOS集成電路中基準電流源產生電路實施例一示意圖；圖2是本發明提供的CMOS集成電路中基準電流源產生電路實施例二電路圖；圖3是本發明提供的基準電流隨溫度變化的仿真曲線圖；圖4是本發明提供的基準電流隨電源電壓變化的仿真曲線圖。
具體實施例方式為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。參見圖1，該圖為本發明提供的CMOS集成電路中基準電流源產生電路實施例一示意圖。本實施例提供的CMOS集成電路中基準電流源產生電路，包括:電流產生模塊10、啟動模塊20、基準電壓產生模塊30和基準電流產生模塊40 ；所述啟動模塊20，用于啟動所述電流產生模塊10，當所述電流產生模塊10開始工作后，啟動模塊20退出工作；由于電流產生模塊10在上電時存在一個簡并偏置點，處于此狀態時，電流產生模塊10中的晶體管的電流為0，加入啟動模塊20可以避免電流產生模塊10進入此狀態。所述電流產生模塊10,用于產生一個與絕對溫度成正比(PTAT, Proportional toAbsolute Temperature)的電流,記為Iptat ;需要說明的是，與絕對溫度成正比即具有正溫度系數； 所述基準電壓產生模塊30，用于由所述與絕對溫度成正比的電流結合具有負溫度系數的PN結電壓(Vbe)，產生一個與溫度無關的基準電壓；即，該基準電壓不隨溫度的變化而變化；所述基準電流產生模塊40，用于由所述基準電壓與正溫度系數的電阻結合產生一個與絕對溫度互補(CTAT, Complementary to Absolute Temperature)的電流，記為 Icm 該與絕對溫度互補的電流與所述與絕對溫度成正比的電流結合產生一個與溫度無關的基準電流。需要說明的是，與絕對溫度互補即具有負溫度系數。本發明提供的CMOS集成電路中基準電流源產生電路，包括啟動模塊用于啟動所述電流產生模塊，當所述電流產生模塊開始工作后，啟動模塊退出工作；電流產生模塊產生一個與絕對溫度成正比的電流；基準電壓產生模塊由所述與絕對溫度成正比的電流結合具有負溫度系數的PN結電壓，產生一個與溫度無關的基準電壓；基準電流產生模塊由所述基準電壓與正溫度系數的電阻結合產生一個與絕對溫度互補的電流，該與絕對溫度互補的電流與所述與絕對溫度成正比的電流結合產生一個與溫度無關的基準電流。本發明提供的電路，利用一個正溫度系數的電流和一個負溫度系數的電流結合產生與溫度無關的基準電流。而現有技術中由基準電壓與電阻的比值實現的基準電流卻受溫度的影響。下面結合圖2具體介紹本發明實施例提供的基準電流源產生電路的工作原理。參見圖2，該圖為本發明提供的CMOS集成電路中基準電流源產生電路實施例二電路圖。本實施例提供的電流產生模塊10包括:第一 PMOS管Ml、第二 PMOS管M2、第一晶體管Q1、第二晶體管 Q2、第一運算放大器Al和第一電阻Rl ；第一 PMOS管Ml和第二 PMOS管M2的源極均連接電源電壓VCC，第一 PMOS管和第二 PMOS管的柵極相連并與第四節點4相連；第一電阻Rl的一端連接第二節點2，第一電阻Rl的另一端連接第三節點3 ；第一晶體管Ql的基極和集電極均連接地GND，第一晶體管Ql的發射極連接第一節點I ;第二晶體管Q2的基極和集電極均連接地GND，第二晶體管Q2的發射極連接第三節點3 ；第一運算放大器Al的同相輸入端連接第二節點2，第一運算放大器Al的反相輸入端連接第一節點1，第一運算放大器Al的輸出端連接第四節點4。Q2的發射極面積是Ql的發射極面積的N倍，這樣可以保證當Ql和Q2的電流相等時，兩個管子的發射結電壓不相等。Ml的寬長比和M2的寬長比相等，因此Ml和M2兩個管子的電流相等，設流過的電流為I。由于Al的反饋作用，使得第一節點I和第二節點2的電壓相等，因此:Vbei = VBE2+IXR1 公式(I)其中，Vbei和Vbe2分別為Ql和Q2的發射結電壓，由公式⑴可得:
權利要求
1.一種CMOS集成電路中基準電流源產生電路，其特征在于，包括:電流產生模塊、啟動模塊、基準電壓產生模塊和基準電流產生模塊； 所述啟動模塊，用于啟動所述電流產生模塊，當所述電流產生模塊開始工作后，啟動模塊退出工作； 所述電流產生模塊，用于產生一個與絕對溫度成正比的電流； 所述基準電壓產生模塊，用于由所述與絕對溫度成正比的電流結合具有負溫度系數的PN結電壓，產生一個與溫度無關的基準電壓； 所述基準電流產生模塊，用于由所述基準電壓與正溫度系數的電阻結合產生一個與絕對溫度互補的電流，該與絕對溫度互補的電流與所述與絕對溫度成正比的電流結合產生一個與溫度無關的基準電流。
2.根據權利要求1所述的CMOS集成電路中基準電流源產生電路，其特征在于，所述電流產生模塊包括:第一 PMOS管Ml、第二 PMOS管M2、第一晶體管Q1、第二晶體管Q2、第一運算放大器Al和第一電阻Rl ； 第一 PMOS管Ml和第二 PMOS管M2的源極均連接電源電壓VCC，第一 PMOS管和第二PMOS管的柵極相連并與第四節點相連； 第一電阻的一端連接第二節點，第一電阻的另一端連接第三節點； 第一晶體管Ql的基極和集電極均連接地，第一晶體管的發射極連接第一節點； 第二晶體管Q2的基極和集電極均連接地，第二晶體管的發射極連接第三節點； 第一運算放大器的同相 輸入端連接第二節點，第一運算放大器的反相輸入端連接第一節點，第一運算放大器的輸出端連接第四節點。
3.根據權利要求2所述的CMOS集成電路中基準電流源產生電路，其特征在于，所述啟動模塊包括:第一 NMOS管M3、第二 NMOS管M5、第三PMOS管M4和第二電阻R2 ； 第三PMOS管的源極連接所述NCC’柵極連接第六節點，漏極連接第五節點； 第一 NMOS管的源極接地，柵極連接第五節點，漏極連接所述第四節點； 第二 NMOS管的源極接地，柵極連接第七節點，漏極連接所述第五節點； 第二電阻的一端接地，另一端連接所述第六節點。
4.根據權利要求3所述的CMOS集成電路中基準電流源產生電路，其特征在于，所述基準電壓產生模塊包括:第四PMOS管M6、第三晶體管Q3和第三電阻R3 ； 第四PMOS管的源極連接所述VCC，柵極連接所述第四節點，漏極連接所述第七節點； 第三電阻的一端連接所述第七節點，另一端連接第八節點； 第三晶體管的基極和集電極均接地，發射極連接所述第八節點。
5.根據權利要求4所述的CMOS集成電路中基準電流源產生電路，其特征在于，所述基準電流產生模塊包括:第五PMOS管M7、第六PMOS管MlO、第七PMOS管Ml 1、第三NMOS管M8、第四NMOS管M9、第二運算放大器A2和第四電阻R4 ; 第五PMOS管的源極連接所述VCC，柵極連接所述第四節點，漏極連接第九節點； 第六PMOS管的源極連接所述VCC，柵極連接第i^一節點，漏極連接第十節點； 第七PMOS管的源極連接所述VCC，柵極連接所述第i^一節點，漏極連接第十二節點； 第三NMOS管的源極接地，柵極和漏極相連并連接所述第九節點； 第四NMOS管的源極接地，柵極連接所述第九節點，漏極連接所述第十節點；第二運算放大器的同相輸入端連接所述第十節點，反相輸入端連接所述第七節點，輸出端連接所述第十一節點； 第四電阻的一端連接所述第十節點，另一端接地。
6.根據權利要求5所述的CMOS集成電路中基準電流源產生電路，其特征在于，所述第四電阻為具有正溫度系數的片上電阻。
7.根據權利要求2所述的CMOS集成電路中基準電流源產生電路，其特征在于，第二晶體管的發射極的面積是第一晶體管的發射極面積的N倍；第一 PMOS管的寬長比和第二PMOS管的寬長 比相等。
全文摘要
本發明提供一種CMOS集成電路中基準電流源產生電路，包括啟動模塊用于啟動電流產生模塊，當電流產生模塊開始工作后，啟動模塊退出工作；電流產生模塊產生一個與絕對溫度成正比的電流；基準電壓產生模塊由與絕對溫度成正比的電流結合具有負溫度系數的PN結電壓，產生一個與溫度無關的基準電壓；基準電流產生模塊由基準電壓與正溫度系數的電阻結合產生一個與絕對溫度互補的電流，該與絕對溫度互補的電流與絕對溫度成正比的電流結合產生一個與溫度無關的基準電流。本發明提供的電路，利用一個正溫度系數的電流和一個負溫度系數的電流結合產生與溫度無關的基準電流。而現有技術中由基準電壓與電阻的比值實現的基準電流卻受溫度的影響。
文檔編號G05F3/30GK103163935SQ20111042758
公開日2013年6月19日 申請日期2011年12月19日 優先權日2011年12月19日
發明者姜宇, 郭桂良, 閻躍鵬 申請人:中國科學院微電子研究所