專利名稱：一種低壓差線性穩壓器的制作方法
技術領域：
本發明屬于電源管理技術領域，具體涉及一種低壓差線性穩壓器(LDO，Low Dropout Regulator)的設計。
背景技術：
低壓差線性穩壓器能夠為模擬電路和射頻電路等噪聲敏感提供低輸出紋波的電源，而且結構相對簡單，外圍元器件少，因而被廣泛應用于片上系統芯片中。多數應用中，需要給每個電路模塊的旁邊放一個不掛載有輸出電容的LD0，這樣對每個電路模塊電源供電的優化能夠帶來系統整體性能的提高。對于便攜式設備，電源效率是延長其電池使用時間的關鍵指標，因此低靜態電流和低輸入輸出電壓壓差顯得尤為重要。然而由于誤差放大器的尾電流限制了對功率管柵電容充放電電流的幅值，那么低靜態電流不可避免的降低了功率管的柵極處的壓擺率。另一方面，壓差的減小需要功率管的尺寸足夠大，但這會使得LDO的瞬態響應變差。所以設計出一種不以增加靜態電流為代價，而增強其瞬態響應的LDO具有較大的應用意義。High Slew-Rate Push—Pull Output Amplifier for Low-Quiescent Current Low-Dropout Regulators With Transient-Response Improvement，， (IEEE Trans. Circuits Syst. II，Exp. Briefs, vol. 54，no. 9，pp. 755—759，Sep. 2007)提出了一種低壓差線性穩壓器，這種穩壓器由兩個差分共柵跨導放大器、電流求和電路和電壓緩沖器組成。兩個跨導放大器單元由一對匹配的晶體管構成一個電流鏡，然后連接成交叉耦合式而形成一個推挽輸出級，從而在瞬態響應時增大拉電流和灌電流，最大輸出電流I。max不再像傳統具有尾電流源的放大器受恒定電流源IB的限制。盡管這種穩壓器顯著解決了壓擺率受限的問題，但是這種差分式共柵誤差放大器具有有限的輸入共模電壓范圍，其跨導和單位增益帶寬無法在低偏置電流下響應快速的負載瞬態切換。
發明內容
本發明的目的是為了解決現有的低壓差線性穩壓器存在的上述問題，提出了一種低壓差線性穩壓器。本發明的技術方案是一種低壓差線性穩壓器，包括功率管，緩沖器，第一跨導放大器，第二跨導放大器，電流減法器和密勒補償電容，其中，緩沖器的同相輸入端接接外部的基準電壓源，反相輸入端接緩沖器的輸出；第一跨導放大器的同相輸入端接線性穩壓器的輸出，反相輸入端接緩沖器的輸出；第二跨導放大器的同相輸入端接緩沖器的輸出，反相輸入端接線性穩壓器的輸出；電流減法器的被減數端接第一跨導放大器的輸出，減數端接第二跨導放大器的輸出，電流減法器的輸出端與功率管的柵極相連，功率管的源極接輸入電源，密勒補償電容一端接功率管的柵極，另一端與功率管的漏極相連作為線性穩壓器的輸出，其特征在于，所述的第一跨導放大器包括PMOS管MS、Ml、M2、M3、M4禾口 Ml2，匪OS管M5、M6、M7、M17、M18、M19、M20 和 M21,電阻 R2 與電容 C2 ；所述第二跨導放大器包括PMOS 管 MS、M2、M3、M4、Mil 和 M12，NMOS 管 M13、M14、 M15、M17、M18、M19、M20 和 M21,電阻 Rl 與電容 Cl ；其中，MS、M2、M3、M4、M12、M17、M18、M19、M20和 M21 為第一跨導放大器和第二跨導放大器共用，具體連接關系為PM0S管MS的源極和襯底相連接輸入電源，漏極接M21的漏極，柵極接功率管的柵極，M21的柵極和漏極短接，源極和襯底相連接地；PMOS管M2柵極和漏極短接，PMOS管M3柵極和漏極短接，PMOS管Ml、M2、M3、M4、Mil和M12的源極均與其襯底短接，PMOS管Ml、Ml2和M3的源極相連，PMOS管M2、M4和Mll的源極相連，PMOS管Ml、 M2和M12的柵極相連，PMOS管M3、M4和Mll的柵極相連；NMOS管M17和M18的漏極接M2的漏極，M19和M20的漏極接M3的漏極，M17、M18、M19和M20的源極和襯底相連均接地，M17 和M20的柵極相連接鏡像外部的第一偏置電流，NMOS管M18和M19的柵極相連接M21的柵極，NMOS管M5、M6和M14的源極和襯底相連均接地，M14的漏極接Mll的漏極，M6的漏極接 Ml的漏極，M5的柵極和漏極相連接M6的柵極，M5的漏極接M4的漏極；M13的柵極和漏極相連接M12的漏極；電容Cl和電容C2的一端相連接穩壓器的輸出，電容Cl的另一端接電阻Rl的一端，電容C2的另一端接電阻R2的一端和M14的柵極，電阻Rl的另一端接M7的柵極，電阻R2的另一端接M13的柵極；M7的柵極和漏極相連接M6的漏極，M7的源極和襯底相連接地；M15的柵極和漏極相連接M14的漏極，M15的源極和襯底相連接地。進一步的，所述緩沖器包括包PMOS 管 M25、]\C6、M27 和 M30，NMOS 管 M22、M23、M24、 M28和M29，其中，NMOS管M23、M24的襯底均接地；NMOS管M22的柵極接鏡像外部的第二偏置電流，漏極和M23、M24的源極，M22的源極和襯底相連接地，2個PMOS管M25、iC6漏極分別接M23、M24的漏極，IC6的柵極和漏極短接；PMOS管M30、M27柵極分別接M23、M24的漏極；NMOS管M28、iC9漏極分別接PMOS管M27、M30的漏極，M26的柵極和漏極短接，PMOS管 M25、M26、M27和M30的源端和襯底相連接輸入電源，NMOS管M28、M29的源端和襯底相連接地，NMOS管M23的柵極接外部的基準電壓源，NMOS管M24的柵極、NMOS管M29的漏極和 PMOS管M30的漏極相連作為緩沖器的輸出端。進一步的，所述電流減法器包括NMOS管M16和M8，PMOS管M9和M10，其中，M8的柵極接所述第二跨導放大器中Rl和Cl有共同連接的一端，M8的源極和襯底相連接地，漏極接M9的漏極，M9的柵極和漏極短接，M9的柵極接MlO的柵極，M9和MlO的源極和襯底相連接輸入電源，MlO的漏極接M16的漏極，M16的源極和襯底相連接地，M16的柵極接M15的柵極，MlO的柵極接所述功率管的柵極。本發明的有益效果是本發明的低壓差線性穩壓器通過自適應電流偏置、電流減法器和電容耦合式動態充放電三種技術，能夠顯著提高共柵型誤差放大器的壓擺率和帶寬，增大其輸入共模電壓范圍，從而極大地提高了 LDO的瞬態響應速度，減小了輸出電壓尖峰的幅度，同時保證環路具有很好的穩定性。
圖1本發明提出的LDO設計原理框圖。圖2本發明提出的LDO的第一跨導放大器的原理示意圖。圖3本發明提出的LDO的一種電路實現方式。
圖4本發明提出的LDO負載電流從50 μ A變化到IOOmA時負載調整率的測試結果 (無片外電容時)。圖5本發明提出的LDO無片外電容時輸出電流瞬態切換IOOmA的負載響應測試結果。
圖6本發明提出的LDO輸出掛載IOOpF片外電容時輸出電流瞬態切換IOOmA的負
載響應測試結果。
具體實施例方式下面結合附圖和具體的實施例對本發明作進一步的闡述。本發明的低壓差線性穩壓器結構示意圖如圖1所示，包括功率管M0，緩沖器 Buffer，第一跨導放大器GmH，第二跨導放大器GmL，電流減法器Σ和密勒補償電容C3。緩沖器Buffer的同相輸入端接接外部的基準電壓源Vkef，反相輸入端接緩沖器的輸出。第一跨導放大器GmH的同相輸入端接LDO的輸出VQUT，反相輸入端接Buffer的輸出。第二跨導放大器GmL的同相輸入端接Buffer的輸出，反相輸入端接LDO的輸出VQUT。電流減法器的被減數端接GmH的輸出，減數端接GmL的輸出，電流減法器的輸出端接功率管MO的柵極。功率管MO的源極接輸入電源Vin，漏極接LDO的輸出VOTT。密勒補償電容C3 —端接功率管MO 的柵極，一端接LDO的輸出VOT。需要說明的是，在圖1中Cpass表示功率管MO的柵電容。
如圖3所示，第一跨導放大器GmH和第二跨導放大器GmL包括14個MOS管；其中， 2個PMOS管M2、M12組成差分輸入對管，M2柵極和漏極短接，M2的源端和襯底相連，并接緩沖器Buffer的輸出，M12的柵極接M2的柵極，M12的源極接LDO的輸出Vqut ；2個PMOS管 M3、M4組成差分輸入對管，M3柵極和漏極短接，M3的源端和襯底相連，并接LDO的輸出VQUT， M4的柵極接M3的柵極，M4的源極接緩沖器Buffer的輸出；PMOS管MS作為采樣管采樣功率管MO的電流，MS的柵極接功率管MO的柵極，MS、MO的源極和襯底相連接輸入電源Vin ； NMOS管M21柵極和漏極相連形成二極管連接，將MS采樣到的功率管電流信息，鏡像給NMOS 管M18和M19，M21的源極和襯底相連接地，M21的柵極接M18和M19的柵極，M18和M19的源極和襯底相連接地，M18與M19的漏極分別接M2與M3的漏極；NMOS管M17和M20鏡像外部的第一偏置電流VB1，分別為M2、M3提供固定的電流偏置，M17和M20的源極和襯底相連接地，M17和M20的漏極分別接M2與M3的漏極；匪OS管M13、M14組成電流鏡鏡像M12的電流，M13柵極和漏極相連接M12的漏極，M13和M14的源極和襯底相連接地；PMOS管Mll的柵極接M3的柵極，鏡像了 M3的電流，Mll的源極和襯底相連，并接緩沖器Buffer的輸出， Mll的漏極接M14的漏極；NMOS管M5、M6組成電流鏡鏡像M4的電流，M5柵極和漏極相連接 M4的漏極，M5和M6的源極和襯底相連接地；PMOS管Ml的柵極接M2的柵極，鏡像了 M2的電流，Ml的源極和襯底相連，并接LDO的輸出Vott，Ml的漏極接M6的漏極；第一跨導放大器 GmH和第二跨導放大器GmL共用了很多MOS管，M6的漏極作為GmH的輸出，M14的漏極GmL 的輸出。電容Cl、C2分別與電阻Rl、R2構成高通濾波器，耦合Vott的尖峰。電容Cl接在 Vout和M8的柵極之間，Rl接在M8的柵極和M7的柵極之間。電容C2接在VOUT和M14的柵極之間，R2接在M13的柵極和M14的柵極之間。 這里，緩沖器Buffer包括9個MOS管。具體連接關系如下2個NMOS管M23、M24 組成差分對，其襯底均接地GND ；NMOS管M22鏡像外部的第二偏置電流VB2，為差分對提供尾電流源，2個PMOS管M25、iC6組成電流鏡，其漏極分別接M23、M24的漏極，為M23、MM提供電流負載；2個PMOS管M30、M27作為Buffer的第二級，其柵極分別接M23、M24的漏極； 2個NMOS管M28、M29組成電流鏡，其漏極分別接M27、M30的漏極，為M27、M30提供電流負載，的柵極和漏極短接；PMOS管M25、iC6、M27和M30的源端和襯底相連接輸入電源Vin， NMOS管M28、M29的源端和襯底相連接地，以消除襯偏效應。M23的柵極接外部的基準電壓源VKEF，M24的柵極、M29的漏極和M30的漏極接Buffer的輸出。這里，所述電流減法器包括NMOS管M16和M8，PMOS管M9和M10，其中，M8的柵極接所述第二跨導放大器中Rl和Cl有共同連接的一端，M8的源極和襯底相連接地，漏極接 M9的漏極，M9的柵極和漏極短接，M9的柵極接MlO的柵極，M9和MlO的源極和襯底相連接輸入電源，MlO的漏極接M16的漏極，M16的源極和襯底相連接地，M16的柵極接M15的柵極，MlO的柵極接所述功率管MO的柵極。這里，密勒補償電容C3和電阻R3組成密勒補償電路，其中，C3接在輸出電壓Vqut 和R3之間，R3的另一端接功率管MO的柵極。對LDO進行頻率補償，保證在不同負載條件下，LDO都能夠有良好的穩定性。對于一個動態特性要求苛刻的LDO設計來說，其瞬態響應和閉環穩定性、環路帶寬和功率管柵端的壓擺率等參數密切相關，而輸出電壓尖峰和輸出電壓恢復時間都會影響 LDO的輸出精度。本發明的LDO的基本設計理念主要側重于給跨導放大器提供動態偏置，跨導放大器的偏置電流僅在負載電流瞬態改變時增加一股偏置電流來提高跨導放大器的帶寬。如圖 1所示，兩個跨導放大器GmH和GmL由一對匹配的晶體管(Ma和Mb)構成一個電流鏡，連接成交叉耦合形式來形成一個推挽輸出級，在瞬態響應時提供拉電流和灌電流完成對功率管柵電容放電和充電。由于構成跨導放大器的所有晶體管都工作在飽和區，其輸出電流I。和輸入電壓差遵循平方律關系，最大的輸出電流I。max不像傳統跨導放大器一樣受限于其恒定尾電流的值，在改善其瞬態響應的同時能實現高壓擺率和降低功耗。盡管這種改進的共柵型誤差放大器能夠有效解決SR受限的問題，但是卻限制了輸入共模電壓范圍。圖1中輸入共模電壓范圍的最低值為電流源Ib過驅動電壓與晶體管Ma 的Vgs之和。當給低功耗的SOC設計提供供電方案時，Vott通常比較小，這種方法則不適用。 第二個涉及到fiGm/Cpass確定的有限跨導和可拓展帶寬等小信號特性，以至于跨導放大器在低偏置電流下無法有效地響應快速變化的輸出電壓尖峰。本發明的GmH和GmL就是針對上述問題而展開。GmH和GmL結構類似，這里僅對GmH做詳細介紹。傳統優化跨導放大器輸入跨導的方案有幾個難點需要解決。比如，大的偏置電流源IB增大了輸入共模電壓范圍的最低值，惡化ICMR(Input Common Mode Range)；同時增大輸入晶體管的鏡像比例在偏置電流比較小時會使其進入弱反型區。然而可以采用電流模的設計思想解決這個問題。如圖2所示，引入了共柵放大器(M3-M4)，與M1-M2接成交叉耦合形式形成GmH。M4的輸出電流I2通過晶體管M5-M6反饋到結點C。唯一區別是M3和M4 的比例設置成2 1，來保證GmH的最終輸出電流Ipush設置在一個正常的偏置點。隨著正端輸入電壓V+增加，Ml的漏電流I1會緊跟著變大，而I2會減小。電壓尖峰AV+越大，跟單獨只有Μ3-Μ4相比，Ipush會增大。這樣結點C處形成了正反饋，而跨導也增加為原來的1. 倍，為
權利要求
1.一種低壓差線性穩壓器，包括功率管，緩沖器，第一跨導放大器，第二跨導放大器，電流減法器和密勒補償電容，其中，緩沖器的同相輸入端接外部的基準電壓源，反相輸入端接緩沖器的輸出；第一跨導放大器的同相輸入端接線性穩壓器的輸出，反相輸入端接緩沖器的輸出；第二跨導放大器的同相輸入端接緩沖器的輸出，反相輸入端接線性穩壓器的輸出； 電流減法器的被減數端接第一跨導放大器的輸出，減數端接第二跨導放大器的輸出，電流減法器的輸出端與功率管的柵極相連，功率管的源極接輸入電源，密勒補償電容一端接功率管的柵極，另一端與功率管的漏極相連作為線性穩壓器的輸出，其特征在于，所述的第一跨導放大器包括PMOS管MS、M1、M2、M3、M4禾口 M12，匪OS管M5、M6、M7、M17、 M18、M19、M20 和 M21,電阻 R2 與電容 C2 ；所述第二跨導放大器包括 PMOS 管 MS、M2、M3、M4、Mil 和 M12，NMOS 管 M13、M14、M15、 M17、M18、M19、M20 和 M21,電阻 Rl 與電容 Cl ；其中，MS、M2、M3、M4、M12、M17、M18、M19、M20和M21為第一跨導放大器和第二跨導放大器共用，具體連接關系為PM0S管MS的源極和襯底相連接輸入電源，漏極接M21的漏極， 柵極接功率管的柵極，M21的柵極和漏極短接，源極和襯底相連接地；PMOS管M2柵極和漏極短接，PMOS管M3柵極和漏極短接，PMOS管Ml、M2、M3、M4、Mil和M12的源極均與其襯底短接，PMOS管Ml、Ml2和M3的源極相連，PMOS管M2、M4和Mll的源極相連，PMOS管M1、M2 和M12的柵極相連，PMOS管M3、M4和Mll的柵極相連；匪OS管M17和M18的漏極接M2的漏極，M19和M20的漏極接M3的漏極，M17、M18、M19和M20的源極和襯底相連均接地，M17和 M20的柵極相連接鏡像外部的第一偏置電流，NMOS管M18和M19的柵極相連接M21的柵極， NMOS管M5、M6和M14的源極和襯底相連均接地，M14的漏極接Mll的漏極，M6的漏極接Ml 的漏極，M5的柵極和漏極相連接M6的柵極，M5的漏極接M4的漏極；M13的柵極和漏極相連接M12的漏極；電容Cl和電容C2的一端相連接穩壓器的輸出，電容Cl的另一端接電阻Rl 的一端，電容C2的另一端接電阻R2的一端和M14的柵極，電阻Rl的另一端接M7的柵極， 電阻R2的另一端接M13的柵極；M7的柵極和漏極相連接M6的漏極，M7的源極和襯底相連接地；M15的柵極和漏極相連接M14的漏極，M15的源極和襯底相連接地。
2.根據權利要求1所述的低壓差線性穩壓器，其特征在于，所述緩沖器包括包PMOS管 M25、M26、M27 和 M30, NMOS 管 M22、M23、M24、M28 和 M29，其中，NMOS 管 M23、M24 的襯底均接地；NMOS管M22的柵極接鏡像外部的第二偏置電流，漏極和M23、M24的源極，M22的源極和襯底相連接地，2個PMOS管M25、iC6漏極分別接M23、M24的漏極，M26的柵極和漏極短接； PMOS管M30、M27柵極分別接M23、M24的漏極；匪OS管M28、M29漏極分別接PMOS管M27、 M30的漏極，IC6的柵極和漏極短接，PMOS管M25、iC6、M27和M30的源端和襯底相連接輸入電源，NMOS管M28、M29的源端和襯底相連接地，NMOS管M23的柵極接外部的基準電壓源， NMOS管M24的柵極、NMOS管M29的漏極和PMOS管M30的漏極相連作為緩沖器的輸出端。
3.根據權利要求1或2所述的低壓差線性穩壓器，其特征在于，所述電流減法器包括 NMOS管M16和M8，PM0S管M9和M10，其中，M8的柵極接所述第二跨導放大器中Rl和Cl有共同連接的一端，M8的源極和襯底相連接地，漏極接M9的漏極，M9的柵極和漏極短接，M9 的柵極接MlO的柵極，M9和MlO的源極和襯底相連接輸入電源，MlO的漏極接M16的漏極， M16的源極和襯底相連接地，M16的柵極接M15的柵極，MlO的柵極接所述功率管的柵極。
全文摘要
本發明電源管理技術領域，公開了一種低壓差線性穩壓器，包括功率管，緩沖器，第一跨導放大器，第二跨導放大器，電流減法器和密勒補償電容。本發明的低壓差線性穩壓器通過自適應電流偏置、電流減法器和電容耦合式動態充放電三種技術，能夠顯著提高共柵型誤差放大器的壓擺率和帶寬，增大其輸入共模電壓范圍，從而極大地提高了線性穩壓器的瞬態響應速度，減小了輸出電壓尖峰的幅度，同時保證環路具有很好的穩定性。
文檔編號G05F1/56GK102385408SQ20111028154
公開日2012年3月21日 申請日期2011年9月21日 優先權日2011年9月21日
發明者周澤坤, 張波, 明鑫, 李強, 陳程 申請人:電子科技大學