專利名稱:一種低失調、快速響應的電壓控制電流源、控制方法以及應用其的電源電路的制作方法
技術領域:
本發明涉及一種電壓控制電流源,尤其涉及一種低失調、快速響應的電壓控制電流源及其控制方法,以及應用其的電源電路。
背景技術:
電壓控制電流源因設計簡單,調試方便而得到廣泛應用。電壓控制電流源有多種實現方法,其中采用運算放大器的實現方法在實際應用中,特別是小輸入參考電壓的應用中,運算放大器輸入端的很小的輸入失調即可能導致很大的輸出誤差,影響了所需電流源的精度。為解決這一問題,常規的方法是采用大功率場效應晶體管MOSFET或雙極型晶體管BJT組成運算放大器中的輸入差分對,再通過版圖匹配來盡量減少輸入的隨機失調。但是如果采用大功率場效應晶體管M0SFET,經過了仔細的版圖匹配之后,仍存在數毫伏的輸入失調。對于如LED驅動電路一類的應用,其輸入參考電壓僅為數十毫伏,因此數毫伏的輸入失調所導致的輸出誤差仍然是不能接受的結果,此外,輸入失調還與溫度,光照和輻射等諸多因素有關,這給電壓控制電流源的應用帶來不便;而雙極性晶體管BJT時一方面受現有的CMOS工藝的限制,另一方面,雙極性晶體管BJT還有體積較大,受溫度等外界影響較大等不足。另外,在一些電壓控制電流源應用于驅動裝置的場合,如上述LED驅動電路中,由于其中運算放大器的壓擺率有限,限制了其響應速度,繼而也限制了 LED的開關速度。圖IA示出了現有的一種利用運算放大器實現電壓控制電流源的原理圖。其中,運算放大器A采用大功率的場效應晶體管MOSFET組成的輸入差分對構成,其反饋電路中加入一個N型晶體管%和一個P型晶體管仏,使其輸入端的共模電壓幾乎為零。電阻R1, R2 分別決定了通過N型晶體管%的電流Itjl和P型晶體管Q2的電流1。2,并將正比于電流差 (I01-I02)的電壓反饋到運算放大器A的反相輸入端,根據輸入電壓的大小,相應地輸出一定的電流。為降低輸出端的失調電流,采用匹配的晶體管(具有相同的β值)并且將運算放大器的殘余電壓調至零。但這種方案并沒有降低對版圖匹配的要求,同時,其輸出端的失調電流由于場效應晶體管MOSFET本身的特性而隨著溫度,光照和輻射的變化而變化。
發明內容
有鑒于此,本發明的目的在于提供一種低失調、快速響應的電壓控制電流源,其利用自動校零方法解決了運算放大器存在的輸入失調問題,并加入采樣保持電路提高運算放大器的壓擺率,實現了電路的快速響應。依據本發明一實施例的一種低失調、快速響應的電壓控制電流源,用以接收一輸入電壓,并驅動一輸出負載,包括時鐘信號發生電路,用以接收一為方波信號的控制信號;
在所述控制信號的有效期間內,所述時鐘信號發生電路產生一時鐘信號,所述時鐘信號為一方波信號;在所述控制信號的無效期間內,所述時鐘信號維持為無效狀態;第一運算放大器,其第一端接收所述輸入電壓,第二端接收所述輸出負載的反饋電壓;輸入失調消除電路,接收所述時鐘信號,當所述時鐘信號為有效狀態時,在第一時間區間內,其接收所述輸入電壓和所述輸出負載的反饋電壓,以消除所述第一運算放大器的輸入失調,并存儲所述輸入失調信息;所述第一運算放大器根據所述輸入電壓和所述輸出負載的反饋電壓之間的誤差產生一輸出電壓;當所述時鐘信號為無效狀態時,在第二時間區間內,所述第一運算放大器根據所述輸入電壓和所述輸出負載的反饋電壓之間的誤差以及存儲的所述輸入失調信息產生所述輸出電壓;采樣保持電路,與所述第一運算放大器連接,以接收所述第一運算放大器的輸出電壓和所述控制信號;在所述控制信號的有效期間內,所述采樣保持電路接收所述第一運算放大器的輸出電壓;同時,利用所述第一運算放大器的輸出電壓進行儲能;在所述控制信號的無效期間內,所述采樣保持電路對在所述控制信號的有效期間內的儲能信息進行保持;輸出電路,與所述采樣保持電路連接,用以在所述控制信號的有效期間內,驅動所述輸出負載。優選的,所述控制信號的占空比是變化的;所述時鐘信號的占空比是固定的。進一步地,所述輸入失調消除電路包括自動校零電路和第一失調信息存儲電路。
進一步地,所述自動校零電路進一步包括,第一開關,第二開關,第三開關,第四開關,第二運算放大器和第二失調信息存儲電路;其中,所述第二運算放大器的第一端和第二端分別與所述第一運算放大器的第一端和第二端連接;所述第二開關的兩端分別連接至所述第二運算放大器的第一端和第二端;所述第二失調信息存儲電路與所述第二運算放大器連接;所述第三開關的一端連接至所述第二失調信息存儲電路與所述第二運算放大器的公共連接點上,另一端連接至所述第二運算放大器的輸出端;所述第四開關,其一端連接至所述第二運算放大器的輸出端,另一端連接至所述第一失調信息存儲電路。在所述時鐘信號為有效狀態時,所述第一開關與第四開關處于閉合狀態,所述第二開關和第三開關處于斷開狀態,所述自動校零電路用以消除第一運算放大器的失調;在所述時鐘信號為無效狀態時,所述第一開關與第四開關處于斷開狀態,所述第二開關和第三開關處于閉合狀態,所述自動校零電路用于消除第二運算放大器的失調。優選地,所述第一失調信息存儲電路包括第一電容,所述第二失調信息存儲電路包括第二電容;所述第一電容一端與所述第一運算放大器連接,另一端接地;所述第二電容一端與所述第二運算放大器連接,另一端接地。進一步地,所述采樣保持電路進一步包括第一開關組和第二開關組,第三電容和一驅動增強電路;其中,所述第一開關組由開關動作保持一致的第五開關和第六開關組成;所述第五開關和第六開關依次串聯后連接至所述第一運算放大器與所述驅動增強電路之間;所述驅動增強電路的輸出端連接至所述輸出電路,用以加快電路的響應速度;所述第三電容一端連接至所述第五開關和第六開關的公共連接點上,一端接地;所述第二開關組由開關動作保持一致的第七開關和第八開關組成;所述第七開關的一端連接至所述第一開關組與所述驅動增強電路的公共連接點上,另一端接地;所述第八開關的一端連接至所述驅動增強電路與所述輸出電路的公共連接點上,另一端接地。優選地,所述第一開關組和第二開關組的開關動作之間存在一定的死區時間。進一步地,所述驅動增強電路進一步包括,由第一功率開關管和第二功率開關管連接組成的源隨器,由第三功率開關管和第四功率開關管連接組成的推挽電路和第九開關。優選地,所述輸出電路包括一功率開關管,其第一輸入端連接所述輸出負載,第二輸入端通過一輸出電阻連接至地,所述第二輸入端與所述輸出電阻的公共連接點的電壓作為所述輸出負載的反饋電壓連接至所述第一運算放大器的第二端。優選地,所述電壓控制電流源,進一步包括一輸入電壓產生電路,所述輸入電壓產生電路由一輸入電流源和一輸入電阻組成,所述輸入電流源與所述輸入電阻串聯并連接至地,其公共連接點的電壓作為所述輸入電壓連接至所述第一運算放大器的第一端。依據本發明的一種低失調、快速響應的電壓控制電流源的控制方法,包括以下步驟接收一為方波信號的控制信號;在所述控制信號的有效期間內,產生一時鐘信號,所述時鐘信號為一方波信號;在所述控制信號的無效期間內,所述時鐘信號維持為無效狀態;接收所述時鐘信號;當所述時鐘信號為有效狀態時,在第一時間區間內,接收所述輸入電壓和所述輸出負載的反饋電壓,以消除第一運算放大器的輸入失調;并存儲所述輸入失調信息;同時, 根據所述輸入電壓和所述輸出負載的反饋電壓之間的誤差,以產生一輸出電壓;在所述時鐘信號為無效狀態時,在第二時間區間內,根據所述輸入電壓和所述輸出負載的反饋電壓之間的誤差以及存儲的所述輸入失調信息,以產生所述輸出電壓;在所述控制信號的有效期間內,接收所述輸出電壓;同時,利用所述輸出電壓進行儲能;在所述控制信號的無效期間內,對在所述控制信號的有效期間內的儲能信息進行保持;在所述控制信號有效的起始時刻,根據所述輸出電壓的儲能驅動所述輸出負載;在所述控制信號的有效期間內,根據所述輸出電壓驅動所述輸出負載。優選地,所述控制信號的占空比是變化的,所述時鐘信號的占空比是固定的。進一步的,所述控制方法還包括,在第一時間區間內,第二運算放大器接收所述輸
7入電壓和所述輸出負載的反饋電壓,以消除第一運算放大器的輸入失調; 在第二時間區間內,第二運算放大器消除自身失調,并存儲自身失調信息。進一步的,所述控制方法進一步包括,對所述第一運算放大器的輸出電壓進行增強。依據本發明的一種低失調、快速響應的電源電路,包括前述的任一項合適的電壓控制電流源,還包括功率級電路,接收一輸入電信號,并產生一輸出電信號,以給所述電壓控制電流源提供一輸入電壓;控制電路,接收表征所述輸出負載的反饋信號,并產生一 PWM控制信號,以傳遞至所述電壓控制電流源;所述電壓控制電流源,接收所述PWM控制信號,以消除電壓控制電流的輸入失調, 并根據所述輸入電壓和所述輸出負載的反饋信號,產生一定的電信號來驅動所述輸出負載。依據本發明的電壓控制電流源,至少可以實現以下有益效果(1)在采用運算放大器實現的電壓控制電流源中,將相對于輸入參考電壓較大的輸入失調電壓降低至可以接受的范圍,減小了其輸出誤差。(2)尤其適合應用于要求快速響應的電路中,如LED驅動電路,解決了運算放大器壓擺率有限而不能滿足快速響應的問題,采用本發明的設計應用于LED裝置,其開關速度小于1微秒。(3)利用自動校零的方法減少輸入失調的影響,采用標準CMOS工藝中即可實現電壓控制電流源的低輸入失調,無需考慮輸入失調隨溫度、時間、光照和輻射的變化而變化, 且對版圖匹配的要求更低,降低了生產成本和時間。
圖1所示為采用現有技術的一種電壓控制電流源的原理框圖;圖2所示為依據本發明的電壓控制電流源的第一實施例的原理框圖;圖3A所示為依據本發明的電壓控制電流源的第二實施例的原理框圖;圖;3B所示為圖3A所示的電壓控制電流源的工作波形圖;圖4A所示為依據本發明的電壓控制電流源的第三實施例的原理框圖;圖4B所示為圖4A所示的電壓控制電流源中自動校零電路的工作波形圖;圖5所示為依據本發明的電壓控制電流源的第四實施例的原理框圖;圖6所示為依據本發明的電源控制電流源的第五實施例的原理框圖;圖7所示為依據本發明的電壓控制電流源的控制方法的一實施例的流程圖;圖8所示為依據本發明一實施例的電源電路的原理框圖。
具體實施例方式以下結合附圖對本發明的幾個優選實施例進行詳細描述,但本發明并不僅僅限于這些實施例。本發明涵蓋任何在本發明的精髓和范圍上做的替代、修改、等效方法以及方案。為了使公眾對本發明有徹底的了解,在以下本發明優選實施例中詳細說明了具體的細節,而對本領域技術人員來說沒有這些細節的描述也可以完全理解本發明。參考圖2,為依據本發明的電壓控制電流源的第一實施例的原理框圖,其由時鐘信號發生電路201,第一運算放大器202,輸入失調消除電路203,采樣保持電路204和輸出電路205組成。時鐘信號發生電路201,用以接收一控制信號;所述控制信號為一占空比可變的方波信號,并據此產生一與所述控制信號具有一定時序關系的時鐘信號CLK ;第一運算放大器202,其同相輸入端接收一輸入電壓Vin,反相輸入端接收所述電壓控制電流源的輸出負載的反饋電壓Vfb ;輸入失調消除電路203,接收所述時鐘信號CLK,用以消除所述第一運算放大器 202的輸入失調;采樣保持電路204,與所述第一運算放大器202連接,以接收所述第一運算放大器 202的輸出電壓和所述控制信號;輸出電路205,與所述采樣保持電路204連接,用以在所述控制信號的有效期間內,驅動輸出負載。在所述控制信號的有效期間內,所述時鐘信號CLK為一占空比固定的方波信號, 其起始時刻為有效狀態且與所述控制信號變為有效狀態的起始時刻保持同步;在所述控制信號的無效期間內,所述時鐘信號CLK維持為無效狀態。在所述時鐘信號為有效狀態時,在第一時間區間內,所述輸入失調消除電路203 接收所述輸入電壓Vin和所述輸出負載的反饋電壓Vfb,以消除所述第一運算放大器202的輸入失調,并存儲所述輸入失調信息。所述第一運算放大器202根據所述輸入電壓Vin和所述輸出負載的反饋電壓Vfb之間的誤差產生一輸出電壓。在所述時鐘信號為無效狀態時,在第二時間區間內,所述輸入失調消除電路203 不參與消除所述第一運算放大器202的輸入失調,第一運算放大器202利用其存儲的所述輸入失調信息消除其輸入失調,并根據所述輸入電壓Vin和所述輸出負載的反饋電壓Vfb之間的誤差產生所述輸出電壓。在所述控制信號的有效期間,所述采樣保持電路204接收所述第一運算放大器 202的輸出電壓,并通過輸出電路為所述輸出負載供電,同時利用所述第一運算放大器的輸出電壓進行儲能。在所述控制信號的無效期間,所述輸入失調消除電路203不參與消除所述第一運算放大器202的輸入失調,所述采樣保持電路204對在所述控制信號的有效期間內的儲能信息進行保持,以保證在所述控制信號變為有效狀態后,其儲能通過輸出電路快速驅動負載,以實現電路的快速響應。參考圖3A,所示為依據本發明的電壓控制電流源的第二實施例的原理框圖。具體描述了輸入失調消除電路203和輸出電路205的一種實現方法。并在圖2所示的實施例的基礎上增加了一輸入電壓產生電路。在該實施例中加入的輸入電壓產生電路由輸入電流源Iin和輸入電阻Rin組成。所述輸入電流源Iin與所述輸入電阻Rin串聯并連接至地,其公共連接點的電壓做為所述輸入電壓Vin連接至所述第一運算放大器202的同相輸入端。所述輸入電壓Vin的大小為所述輸入電流源Iin的電流值與所述輸入電阻Rin的阻值的乘積。
9
所述輸入失調消除電路203包括自動校零電路301和第一失調信息存儲電路302。所述輸出電路205包括一功率開關管303,其為一MOSFET晶體管,其漏極連接所述輸出負載,源極通過輸出電阻I 。連接至地,其源極與所述輸出電阻I 。的公共連接點的電壓作為所述輸出負載的反饋電壓Vfb連接至所述第一運算放大器202的反相輸入端。為方便說明,以下以高電平使能邏輯為例,結合圖:3B所示的圖3A所示電壓控制電流源的工作波形圖來詳細說明所述電壓控制電流源的工作原理。其中v。telR表所述控制信號。(Dtft4當所述控制信號Vetel在、時刻由低電平變為高電平時,所述采樣保持電路204利用其內部儲能快速驅動所述功率開關管303,開始為所述輸出負載供電,實現電路的快速響應,且所述第一運算放大器202與所述采樣保持電路204之間為通路狀態。在此期間內,系統處于動態過程時,即當所述輸出負載的反饋電壓Vfb小于所述輸入電壓Vin,所述第一運算放大器202將其差值放大,通過其輸出電壓調節所述電壓控制電流源的輸出電流I。。所述采樣保持電路204接收所述輸出電壓為輸出負載供電的同時,利用所述輸出電壓進行儲能。系統處于穩態時,自動校零電路301與第一失調信息存儲電壓 302用以消除所述第一放大器202的輸入失調。(Ll)Vt2從、時刻至t2時亥lj,所述控制信號V。tel和所述時鐘信號CLK均為高電平有效狀態,所述自動校零電路301接收所述輸入電壓Vin和所述輸出負載的反饋電壓Vfb,以消除所述第一運算放大器202的輸入失調,并將所述輸入失調信息存儲在所述第一失調信息存儲電路302中。(1. 2)t2-t3從t2時刻至t3時刻,所述控制信號Vrtri為高電平有效狀態,而所述時鐘信號CLK 為低電平無效狀態,在此期間內,所述自動校零電路301不參與消除所述第一運算放大器 202的輸入失調,所述第一運算放大器202利用所述第一失調信息存儲電路302中的存儲的信息來消除其輸入失調。所述自動校零電路交替工作在上述兩種狀態內直至所述控制信號V。tel再次變為低電平。(2)t4-t5當所述控制信號Vrtri在t4時刻由高電平變為低電平時,所述采樣保持電路204控制所述功率開關管303迅速關斷,使負載斷電,且所述第一運算放大器202與采樣保持電路 204之間為斷路狀態。從t4時刻至t5時刻,所述控制信號V。tel和時鐘信號CLK均為低電平無效狀態,此期間內,所述采樣保持電路204對在所述控制信號Vrtri為高電平有效期間內的儲能進行保持,以保證在所述控制信號V。te重新變為高電平后,其儲能通過輸出電路快速驅動負載,以實現電路的快速響應。所述自動校零電路301的工作狀態與其在t2時刻至t3時刻相同,即不參與消除所述第一運算放大器202的輸入失調。另外,從圖中的結構關系可以很容易的推論出輸出電流I。與輸入電阻I in、輸出電阻R。滿足下列關系式
IinRin = I0R0(1)可見,采用圖3A所示的依據本發明的電壓控制電流源,通過配置所述輸入電阻Rin 和輸出電阻R。的阻值,即可實現輸入電壓對輸出電流的控制。通過自動校零電路消除所述電路的輸入失調,提高了其輸出的精度。另外采用該實施例中所述控制信號和時鐘信號CLK 的特殊時序關系有效地解決了因控制信號脈沖過窄以至于在其有效期間內,自動校零電路來不及消除所述電路的輸入失調的問題。其中輸出電路可以由任何合適類型的開關器件實現。參考圖4A,所示為依據本發明的電壓控制電流源的第三實施例的原理框圖;具體描述了自動校零電路301和第一失調信息存儲電路302的一種實現方法。所述第一失調信息存儲電路302由第一電容C1實現,其一端與所述第一運算放大器202連接,另一端接地;所述自動校零電路301包括第一開關S1,第二開關&,第三開關&,第四開關S4,第二運算放大器401和由第二電容C2實現的第二失調信息存儲電路;其中,所述第二運算放大器401的同相輸入端與所述第一運算放大器202的同相輸入端連接,其反相輸入端通過所述第一開關S1與所述第一運算放大器202的反相輸入端連接;所述第二開關&的兩端分別連接至所述第二運算放大器401的同相輸入端和反相輸入端;所述第二電容C2 —端與所述第二運算放大器401連接,另一端接地;所述第三開關&的一端連接至所述第二電容C2與所述第二運算放大器401的公共連接點上,另一端連接至所述第二運算放大器401的輸出端;所述第四開關、,其一端連接至所述第二運算放大器401的輸出端,另一端連接至所述第一電容C1與所述第一運算放大器202的公共連接點。通過控制所述第一開關S1,第二開關&,第三開關&和第四開關、的開關狀態進而控制所述自動校零電路301的工作狀態。以下結合圖4B所示的圖4A所示電壓控制電流源中自動校零電路的工作波形圖, 并以高電平使能邏輯為例來詳細說明所述自動校零電路301的工作過程。其中V1, V2, V3, V4分別代表對應于所述第一開關S1,第二開關&,第三開關&和第四開關、的控制信號。(Dtft4在tl時刻,所述控制信號Vrtri由低電平變為高電平,同時,所述時鐘信號CLK開始為具有一定占空比的方波。所述控制信號V3, V2, V1和V4相應在ti; t2,t3,t4時刻分別發生狀態改變,與之對應的開關分別進行相應開關動作。在t4時刻,所述第一開關S1與第四開關、處于閉合狀態,所述第二開關&和第三開關&處于斷開狀態,所述自動校零電路301 開始消除所述第一運算放大器的失調。(2)t4-t5在t4時刻至t5時刻期間內,所述第二運算放大器401接收所述輸入電壓Vin和所述輸出負載的反饋電壓Vfb,通過所述第二運算放大器401對所述第一運算放大器202的輸入失調進行放大,在輸出端將放大后的輸入失調輸入至所述第一運算放大器202通過內部調節消除輸入失調。同時,所述第二運算放大器401的輸出對所述第一電容C1充電,將所述輸入失調信息存儲在所述第一電容C1上。
(3)t5-t8在、時刻,所述時鐘信號CLK變為低電平。所述控制信號V4,V3,義和%相應在 t5,t6,t7,t8時刻分別發生狀態改變,與之對應的開關分別進行相應開關動作。在t8時刻, 所述第一開關S1與第四開關、處于斷開狀態,所述第二開關&和第三開關&處于閉合狀態,所述自動校零電路301開始消除所述第二運算放大器401的自身失調。(4)t8-t9在t8時刻至t9時刻期間內,所述自動校零電路301不參與消除所述第一運算放大器202的輸入失調。所述第一運算放大器利用所述第一電容C1上存儲的輸入失調信息來消除其輸入失調。所述第二運算放大器401的同相輸入端和反相輸入端短接,其對自身輸入失調電壓進行放大后,反饋輸入至內部以消除其自身失調。同時所述第二運算放大器401的輸出對所述第二電容C2充電,將自身失調信息存儲在所述第二電容C2上,以保證在所述自動校零電路301重新開始消除所述第一運算放大器202的失調時,將所述第二電容C2上的存儲的自身失調信息輸入至所述第二運算放大器401使其自身失調仍保持為零。從t9時刻開始,所述時鐘信號CLK變為高電平,以上過程周而復始,直至所述控制信號火&1變為低電平時,所述時鐘信號CLK變為低電平,在此期間,所述自動校零電路301 一直用以消除所述第二運算放大器401的失調,其工作過程如(4)所述,以保證所述控制信號V。tel變為高電平,所述自動校零電路301再次消除所述第一運算放大器202的失調,其利用所述第二電容C2保持自身失調為零。可見,采用圖4A所示的依據本發明的電壓控制電流源電路,通過自動校零電路消除自身失調和消除所述第一運算放大器失調的過程,可以有效的消除所述電路的輸入失調,提高了其輸出的精度。參考圖5,所示為依據本發明的電壓控制電流源的第四實施例的原理框圖;具體描述了采樣保持電路204的一種實現方法和工作原理。在該實施例中,所述采樣保持電路204由開關動作保持一致的第五開關&和第六開關&組成的第一開關組,開關動作保持一致的第七開關S7和第八開關S8組成的第二開關組,第三電容C3和一驅動增強電路501組成。其中,所述第五開關&和第六開關&依次串聯后連接至所述第一運算放大器202與所述驅動增強電路501之間;所述驅動增強電路501的輸出端連接至所述功率開關管303的柵極,用以加快其開關響應速度;所述第三電容C3 —端連接至所述第五開關S5和第六開關&的公共連接點上,一端接地;所述第七開關S7的一端連接至所述第一開關組與所述驅動增強電路501的公共連接點上,另一端接地;所述第八開關S8的一端連接至所述驅動增強電路501與所述功率開關管303的公共連接點上,另一端接地。以下以高電平使能邏輯為例來詳細說明所述采樣保持電路204的工作過程。其中 V5,6, V7,8分別代表對應于所述第一開關組和第二開關組的控制信號。為防止第一開關組和第二開關組的開關同時閉合,控制信號V5,6,V7,8,之間存在一定的死區時間。
所述控制信號由低電平變為高電平時,所述控制信號V7,8同時由高電平變為低電平,所述第二開關組斷開,經過一定的死區時間后,所述控制信號V5,6由低電平變為高電平, 所述第一開關組閉合,此時利用所述第三電容C3上的儲能通過所述驅動增強電路501快速驅動所述功率開關管303導通,電源控制電流源開始為負載供電。在所述第一開關組處于閉合狀態,所述第二開關組處于斷開狀態的期間內,所述采樣保持電路204工作在采樣狀態,其接收所述第一運算放大器202的輸出電壓,同時利用其輸出電壓向所述第三電容C3 充電儲能。 當所述控制信號由高電平變為低電平,所述控制信號V5,6同時由高電平變為低電平,所述第一開關組斷開,經過一定的死區時間后,所述控制信號V7,8由低電平變為高電平, 所述第二開關組閉合,所述功率開關管303關斷。在所述第一開關組處于斷開狀態,所述第二開關組處于閉合狀態的期間內,所述采樣保持電路202工作在保持狀態,對其在所述控制信號有效期間內所述第三電容C3上的儲能信息進行保持,以保證在所述控制信號再次有效時,其儲能能夠快速驅動所述功率開關管303。可見,采用圖5所示的依據本發明的電壓控制電流源,在消除驅動電路的輸入失調,提高其輸出的精度的同時,利用采樣保持電路在功率開關管關斷后保持其開通時所需電能,使其再次開通的速度得到了很大的提高,實現了所述電路的快速響應。在以上實施例中,所述功率開關管303為MOSFET晶體管,其源極和柵極之間的寄生電容Cgs作為驅動電容,通過對其充放電控制所述功率開關管303的導通和關斷,但一般大功率MOSFET晶體管的寄生電容Cgs比較大,不可避免地影響了開關速度。在本發明中,采用驅動增強電路解決這一問題。參考圖6,所示為依據本發明的電源控制電流源的第五實施例的原理框圖;具體描述驅動增強電路501的一種實現方法和工作原理。所述驅動增強電路502包括由第一功率開關管T1和第二功率開關管T2連接組成的源隨器,由第三功率開關管T3和第四功率開關管T4連接組成的推挽電路和第九開關&。其中電流源Isl與所述第一功率開關管T1依次串聯連接在輸入電壓源V。。和地之間,其公共連接點連接至所述第三功率開關管T3的柵極;所述第二功率開關管T2與電流源Is2依次串聯連接在所述輸入電壓源V。。和地之間,其公共連接點連接至所述第四功率開關管T4的柵極;所述第一功率開關管T1和第二功率開關管T2的柵極相連接,其公共連接點連接至所述第一開關組;所述第三功率開關管T3和第四功率開關管T4依次串聯連接在所述輸入電壓源V。。 和地之間,其公共連接點連接至所述功率開關管303的柵極;所述第九開關&的一端連接至所述第一功率開關管T1和所述電流源Isl的公共連接點與所述第三功率開關管T3的柵極的連線上,另一端接地。所述第九開關的開關動作& 與所述第二開關組保持一致。當所述控制信號變為高電平,需要驅動所述功率開關管303導通時,所述第一開關組閉合后,經過一段死區時間,所述第九開關&與所述第二開關組均斷開,繼而所述第三功率開關T3管導通,通過所述源隨器抬高其柵極的電壓,增大其流入所述功率開關管303 柵極的電流,以加快所述寄生電容Ces的充電過程,繼而加快所述功率開關管303的導通。
當所述控制信號變為低電平,需要所述功率開關管303關斷時,所述第九開關\ 與所述第二開關組同時閉合,經過一段死區時間,所述第一開關組斷開,此時所述第三功率開關管T3關斷,以保證沒有額外電流流入所述功率開關管303,所述寄生電容Cgs通過所述第四功率開關管T4和所述第八開關&閉合時的導通電阻加速其放電過程,繼而加快所述功率開關管303的關斷。以下結合附圖對依據本發明的電壓控制電流源的控制方法的優選實施例進行詳細描述。參考圖7,所示為依據本發明的電壓控制電流源的控制方法的一實施例的流程圖。 其包括以下步驟S701 接收一為方波信號的控制信號;在所述控制信號的有效期間內,產生一時鐘信號,所述時鐘信號為一方波信號;在所述控制信號的無效期間內,所述時鐘信號維持為無效狀態;S702 接收所述時鐘信號;S703 當所述時鐘信號為有效狀態時,在第一時間區間內,接收所述輸入電壓和所述輸出負載的反饋電壓,以消除第一運算放大器的輸入失調;并存儲所述輸入失調信息; 同時,根據所述輸入電壓和所述輸出負載的反饋電壓之間的誤差,以產生一輸出電壓;S704:在所述時鐘信號為無效狀態時,在第二時間區間內,根據所述輸入電壓和所述輸出負載的反饋電壓之間的誤差以及存儲的所述輸入失調信息,以產生所述輸出電壓;S705 在所述控制信號的有效期間內,接收所述輸出電壓;同時,利用所述輸出電壓進行儲能;S706 在所述控制信號的無效期間內,對在所述控制信號的有效期間內的儲能信息進行保持;在所述控制信號有效的起始時刻,根據所述輸出電壓的儲能驅動所述輸出負載;其中,所述控制信號的占空比是變化的,所述時鐘信號的占空比是固定的。所述步驟S703中還可以進一步包括在第一時間區間內,第二運算放大器接收所述輸入電壓和所述輸出負載的反饋電壓,以消除第一運算放大器的輸入失調;所述步驟S704中還可以進一步包括在第二時間區間內,第二運算放大器消除自身失調,并存儲自身失調信息。圖7所示的電壓控制電流源的控制方法還可以進一步包括,對所述第一運算放大器的輸出電壓進行增強。參考圖8,所示為依據本發明一實施例的電源電路的原理框圖,其由功率級電路 801、電壓控制電流源802和控制電路803組成。所述功率級電路801,接收一輸入電信號IN,并產生一輸出電信號OUT,以給所述電壓控制電流源提供一輸入電壓;所述控制電路803,表征所述輸出負載的反饋信號!Redback,并產生一 PWM控制信號,以傳遞至所述電壓控制電流源802 ;所述電壓控制電流源802,接收所述PWM控制信號,以消除電壓控制電流的輸入失調,并根據所述輸入電壓和所述輸出負載的反饋信號,產生一定的電信號來驅動所述輸出負載。其實現可為依據本發明的任一項合適的電壓控制電流源。
14
依照本發明的實施例如上文所述,這些實施例并沒有詳盡敘述所有的細節,也不限制該發明僅為所述的具體實施例。顯然,根據以上描述,可作很多的修改和變化。本說明書選取并具體描述這些實施例,是為了更好地解釋本發明的原理和實際應用,從而使所屬技術領域技術人員能很好地利用本發明以及在本發明基礎上的修改使用。本發明僅受權利要求書及其全部范圍和等效物的限制。
權利要求
1.一種低失調、快速響應的電壓控制電流源,用以接收一輸入電壓,并驅動一輸出負載,其特征在于,包括,時鐘信號發生電路,用以接收一為方波信號的控制信號;在所述控制信號的有效期間內,所述時鐘信號發生電路產生一時鐘信號,所述時鐘信號為一方波信號;在所述控制信號的無效期間內,所述時鐘信號維持為無效狀態;第一運算放大器,其第一端接收所述輸入電壓,第二端接收所述輸出負載的反饋電壓;輸入失調消除電路,接收所述時鐘信號,當所述時鐘信號為有效狀態時,在第一時間區間內,其接收所述輸入電壓和所述輸出負載的反饋電壓,以消除所述第一運算放大器的輸入失調,并存儲所述輸入失調信息;所述第一運算放大器根據所述輸入電壓和所述輸出負載的反饋電壓之間的誤差產生一輸出電壓;當所述時鐘信號為無效狀態時,在第二時間區間內,所述第一運算放大器根據所述輸入電壓和所述輸出負載的反饋電壓之間的誤差以及存儲的所述輸入失調信息產生所述輸出電壓;采樣保持電路,與所述第一運算放大器連接,以接收所述第一運算放大器的輸出電壓和所述控制信號;在所述控制信號的有效期間內,所述采樣保持電路接收所述第一運算放大器的輸出電壓;同時,利用所述第一運算放大器的輸出電壓進行儲能;在所述控制信號的無效期間內,所述采樣保持電路對在所述控制信號的有效期間內的儲能信息進行保持;輸出電路,與所述采樣保持電路連接,用以在所述控制信號的有效期間內,驅動所述輸出負載。
2.根據權利要求1所述的電壓控制電流源,其特征在于,所述控制信號的占空比是變化的;所述時鐘信號的占空比是固定的。
3.根據權利要求1所述的電壓控制電流源,其特征在于,所述輸入失調消除電路包括自動校零電路和第一失調信息存儲電路。
4.根據權利要求3所述的電壓控制電流源,其特征在于,所述自動校零電路進一步包括,第一開關,第二開關,第三開關,第四開關,第二運算放大器和第二失調信息存儲電路; 其中,所述第二運算放大器的第一端和第二端分別與所述第一運算放大器的第一端和第二端連接;所述第二開關的兩端分別連接至所述第二運算放大器的第一端和第二端;所述第二失調信息存儲電路與所述第二運算放大器連接;所述第三開關的一端連接至所述第二失調信息存儲電路與所述第二運算放大器的公共連接點上,另一端連接至所述第二運算放大器的輸出端;所述第四開關,其一端連接至所述第二運算放大器的輸出端,另一端連接至所述第一失調信息存儲電路;在所述時鐘信號為有效狀態時,所述第一開關與第四開關處于閉合狀態,所述第二開關和第三開關處于斷開狀態,所述自動校零電路用以消除第一運算放大器的失調;在所述時鐘信號為無效狀態時,所述第一開關與第四開關處于斷開狀態,所述第二開關和第三開關處于閉合狀態,所述自動校零電路用于消除第二運算放大器的失調。
5.根據權利要求4所述的電壓控制電流源,其特征在于,所述第一失調信息存儲電路包括第一電容,所述第二失調信息存儲電路包括第二電容;所述第一電容一端與所述第一運算放大器連接,另一端接地;所述第二電容一端與所述第二運算放大器連接,另一端接地。
6.根據權利要求1所述的電壓控制電流源,其特征在于,所述采樣保持電路進一步包括第一開關組和第二開關組,第三電容和一驅動增強電路;其中,所述第一開關組由開關動作保持一致的第五開關和第六開關組成;所述第五開關和第六開關依次串聯后連接至所述第一運算放大器與所述驅動增強電路之間;所述驅動增強電路的輸出端連接至所述輸出電路,用以加快電路的響應速度;所述第三電容一端連接至所述第五開關和第六開關的公共連接點上,一端接地;所述第二開關組由開關動作保持一致的第七開關和第八開關組成;所述第七開關的一端連接至所述第一開關組與所述驅動增強電路的公共連接點上,另一端接地;所述第八開關的一端連接至所述驅動增強電路與所述輸出電路的公共連接點上,另一端接地。
7.根據權利要求6所述的電壓控制電流源,其特征在于,所述第一開關組和第二開關組的開關動作之間存在一定的死區時間。
8.根據權利要求7所述的電壓控制電流源,其特征在于,所述驅動增強電路進一步包括,由第一功率開關管和第二功率開關管連接組成的源隨器,由第三功率開關管和第四功率開關管連接組成的推挽電路和第九開關。
9.根據權利要求1所述的電壓控制電流源,其特征在于,所述輸出電路包括一功率開關管,其第一輸入端連接所述輸出負載,第二輸入端通過一輸出電阻連接至地,所述第二輸入端與所述輸出電阻的公共連接點的電壓作為所述輸出負載的反饋電壓連接至所述第一運算放大器的第二端。
10.根據權利要求3所述的電壓控制電流源,其特征在于,進一步包括一輸入電壓產生電路,所述輸入電壓產生電路由一輸入電流源和一輸入電阻組成,所述輸入電流源與所述輸入電阻串聯并連接至地,其公共連接點的電壓作為所述輸入電壓連接至所述第一運算放大器的第一端。
11.一種低失調、快速響應的電壓控制電流源的控制方法,用以接收一輸入電壓,并驅動一輸出負載,其特征在于,包括接收一為方波信號的控制信號;在所述控制信號的有效期間內,產生一時鐘信號,所述時鐘信號為一方波信號;在所述控制信號的無效期間內,所述時鐘信號維持為無效狀態;接收所述時鐘信號;當所述時鐘信號為有效狀態時,在第一時間區間內,接收所述輸入電壓和所述輸出負載的反饋電壓,以消除第一運算放大器的輸入失調;并存儲所述輸入失調信息;同時,根據所述輸入電壓和所述輸出負載的反饋電壓之間的誤差,以產生一輸出電壓;在所述時鐘信號為無效狀態時,在第二時間區間內,根據所述輸入電壓和所述輸出負載的反饋電壓之間的誤差以及存儲的所述輸入失調信息,以產生所述輸出電壓;在所述控制信號的有效期間內,接收所述輸出電壓;同時,利用所述輸出電壓進行儲能;在所述控制信號的無效期間內,對在所述控制信號的有效期間內的儲能信息進行保持;在所述控制信號有效的起始時刻,根據所述輸出電壓的儲能驅動所述輸出負載; 在所述控制信號的有效期間內,根據所述輸出電壓驅動所述輸出負載。
12.根據權利要求11所述的電壓控制電流源的控制方法,其特征在于,所述控制信號的占空比是變化的,所述時鐘信號的占空比是固定的。
13.根據權利要求11所述的電壓控制電流源的控制方法,其特征在于,在第一時間區間內,第二運算放大器接收所述輸入電壓和所述輸出負載的反饋電壓, 以消除第一運算放大器的輸入失調;在第二時間區間內,第二運算放大器消除自身失調,并存儲自身失調信息。
14.根據權利要求11所述的電壓控制電流源的控制方法,其特征在于,進一步包括,對所述第一運算放大器的輸出電壓進行增強。
15.一種低失調、快速響應的電源電路,以驅動一輸出負載,其特征在于,包括權利要求 1-9所述的任一項電壓控制電流源,還包括功率級電路,接收一輸入電信號,并產生一輸出電信號,以給所述電壓控制電流源提供一輸入電壓;控制電路,接收表征所述輸出負載的反饋信號,并產生一 PWM控制信號,以傳遞至所述電壓控制電流源;所述電壓控制電流源,接收所述PWM控制信號,以消除電壓控制電流的輸入失調,并根據所述輸入電壓和所述輸出負載的反饋信號,產生一定的電信號來驅動所述輸出負載。
全文摘要
依據本發明的一種低失調、快速響應的電壓控制電流源,通過自動校零方法在采用運算放大器實現的電壓控制電流源中,將相對于輸入參考電壓較大的輸入失調電壓降低至可以接受的范圍,減小了其輸出誤差。并加入采樣保持電路提高運算放大器的壓擺率,實現了電路的快速響應,本發明尤其適合要求快速響應的應用中,如LED驅動電路。另外,利用自動校零的方法減小輸入失調,采用標準CMOS工藝中即可實現電壓控制電流源的低輸入失調,無需考慮輸入失調隨溫度、時間、光照和輻射的變化而變化,且對版圖匹配的要求更低,降低了生產成本和時間。
文檔編號G05F1/56GK102243505SQ20111019004
公開日2011年11月16日 申請日期2011年7月7日 優先權日2011年7月7日
發明者陳君 申請人:杭州矽力杰半導體技術有限公司