專利名稱：一種無電阻的帶隙基準(zhǔn)電壓源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電源技術(shù)領(lǐng)域，具體涉及一種帶隙基準(zhǔn)電壓源的設(shè)計(jì)。
背景技術(shù)：
在基準(zhǔn)電壓源的設(shè)計(jì)過程中，通常采用基于硅的帶隙電壓產(chǎn)生固定電壓的技術(shù)來 產(chǎn)生基準(zhǔn)電壓，其原理在于，將一個(gè)正溫度系數(shù)的電壓和一個(gè)負(fù)溫度系數(shù)的電壓以一定的 比例疊加，產(chǎn)生不隨環(huán)境溫度、電源電壓變化的電壓值。當(dāng)溫度接近OK時(shí)，這個(gè)基準(zhǔn)電壓接 近硅的帶隙電壓，稱為“帶隙基準(zhǔn)”電壓。正溫度系數(shù)的電壓通常來自于兩個(gè)雙結(jié)型晶體管的基極-發(fā)射極電壓之差Δ Vbe， 負(fù)溫度系數(shù)的電壓即是雙結(jié)型晶體管的基極-發(fā)射極電壓Vbe，這兩個(gè)電壓要以一定的比例 疊加，才能抵消溫度系數(shù)，使得到的電壓具有比較好的溫度特性。基準(zhǔn)電壓可表示為Veef = VBE+KX AVbe公
式⑴公式(1)中的系數(shù)K通常是兩個(gè)同類型電阻的比值。而標(biāo)準(zhǔn)的數(shù)字電路，并沒有 提供相應(yīng)的電阻模型，這里可以用開關(guān)電容實(shí)現(xiàn)等效電阻的方法來解決，但是需要額外的 電路來產(chǎn)生時(shí)鐘信號(hào)，增加了電路的復(fù)雜度，同時(shí)會(huì)引入噪聲；芯片內(nèi)部集成電容，又會(huì)增 加芯片版圖的面積，增加成本。文獻(xiàn)"Buck A Ε, McDonald C L，Lewis H. et al. A CMOS bandgap reference without resistors. IEEE JOURNAL of Solid-State Circuits, 2002. 37(1) :81_83” 很好 地解決了以上的問題，電路結(jié)構(gòu)中的MOS均工作于強(qiáng)反型或截止區(qū)，故不存在器件模型精 確性的問題。但是電路正常工作所需的電源電壓太高，不適用于低壓應(yīng)用環(huán)境；電源抑制比 并不高，溫度特性也不是很好；為了抑制MOS管的溝道長(zhǎng)度調(diào)制效應(yīng)，不得不增加器件的溝 道長(zhǎng)度，從而增力口了芯片的面積。文獻(xiàn)"Tetsuya Hiros, et al. Temperature-compensated CMOS current reference circuit for ultralow-power subthreshold LSIs, IEICE Electronics Express,Vol. 5,No. 6,pp. 204-210,Mar. 2008”提出的無電阻的帶隙基準(zhǔn)源電 路，部分MOS管工作于亞閾值區(qū)，但是在這一區(qū)間并沒有精確的模型來描述MOS管的特性， 因而增加了設(shè)計(jì)的復(fù)雜度。
發(fā)明內(nèi)容
本發(fā)明的目的是為了解決現(xiàn)有的無電阻的帶隙基準(zhǔn)源電路存在的問題，提出了一 種無電阻帶隙基準(zhǔn)電壓源。本發(fā)明技術(shù)方案為一種無電阻帶隙基準(zhǔn)電壓源，包括啟動(dòng)電路，自偏置電流源 電路，和帶有PTAT失調(diào)的電壓跟隨器電路，其中，啟動(dòng)電路與自偏置電流源電路連接，帶有 PTAT失調(diào)的電壓跟隨器與自偏置電流源電路相連。進(jìn)一步的，自偏置電流源電路包括PMOS管MP1、MP2、MP3，匪OS管麗1、麗2、麗3、 MN4、MN6，三極管Q1、Q2、Q3，其中，PMOS管的源極與襯底均接外部電源，NMOS管的襯底均接地，三極管的基極與集電極均接地，PMOS管MP3的柵漏短接，同時(shí)與MPl和MP2的柵極連接， PMOS管MP1、MP2、MP3的漏極分別與匪OS管MN1、MN3、麗4的漏極連接，MP3的漏極作為自 偏置電流源電路的Vbias點(diǎn)，NMOS管麗1柵漏短接，并且與麗2和麗3的柵極連接，麗1的 源極與麗2的漏極連接，NMOS管麗2的源極與三極管Ql的發(fā)射極連接，NMOS管麗3的漏極 與MN4的柵極連接，同時(shí)連接MN6的柵極，NMOS管MN6的源極與三極管Q2的發(fā)射極連接， 同時(shí)連接帶有PTAT失調(diào)的電壓跟隨器的正向輸入端，NMOS管MN4的源極與三極管Q3的發(fā) 射極連接，MN6的源極與漏極接地。進(jìn)一步的，帶有PTAT失調(diào)的電壓跟隨器包括NMOS管Ml、M2，第一電流源、第二電 流源、第三電流源和電流鏡，其中，NMOS管Ml與M2的柵極分別作為電壓跟隨器的正向與負(fù) 向輸入端，漏極分別與第一電流源和第二電流源正端連接，源極串聯(lián)第三電流源后接地，第 一電流源、第二電流源的負(fù)端分別接外部電源，正端通過電源鏡接地，所述第一電流源、第 二電流源和第三電流源的電流大小之比為A+1 B+1 A+B。進(jìn)一步的，帶有PTAT失調(diào)的電壓跟隨器包括10個(gè)PMOS管MPA1-MPA10，12個(gè)匪OS 管MNA1-MNA12，其中，所有的NMOS管的襯底均接地，MPA1-MPA6的源極和襯底均接外部電 源，MPA1-MPA5的柵極相互連接，并連接自偏置電流源電路的Vbias點(diǎn)，MPAl的漏極與MNAl 的漏極連接，MNAl的源極和襯底接地，其柵漏短接，并且與MNA2、MNA4、MNA6、MNA8的柵極連 接，MPA6的柵漏短接，并且連接MPA7和MPA8的柵極以及MNA2的漏極，MNA2的源極與MNA3 的漏極連接，MNA3的源極接地，其柵極與MNA5、MNA7、MNA9的柵極以及MNA6的漏極連接， MPA2的漏極與MPA9的源極以及MNAlO的柵極連接，MPA9的襯底與源連接，其柵極為電壓跟 隨器的正向輸入端，漏極接外部電源，MPA3的漏極與MPAlO的源極以及MNAll的柵極連接， MPAlO的源極與襯底短接，其柵極為電壓跟隨器的負(fù)向輸入端，漏極接地，MNAlO與MNAll的 源極相互連接，并且連接MNA4的漏極，MNA4的源極與MNA5的漏極連接，MNA5的源極接地， MNAlO與MNAll的漏極分別連接MPA4與MPA5的漏極，MPA7與MPA8的源極與襯底短接，并 分別連接MPA4與MPA5的漏極，MPA7的漏極與MNA6的漏極連接，MNA6的源極與MNA7的漏 極連接，MNA7的源極接地，MPA8的漏極與MNA8的漏極連接，MNA8的源極與MNA9的漏極連 接并作為電壓跟隨器的輸出端，MNA9的源極接外部電源，并且連接MNA12的柵極，MNA12的 源極與漏極均接地。本發(fā)明的有益效果是本發(fā)明提供的無電阻帶隙基準(zhǔn)電壓源，由于電路結(jié)構(gòu)沒有 使用電阻，因而可以和CMOS工藝相兼容，進(jìn)而降低了設(shè)計(jì)的復(fù)雜度，減少了芯片的面積；此 外本發(fā)明的基準(zhǔn)電壓源通過所述的自偏置電流源電路和帶有PTAT失調(diào)的電壓跟隨器，使 得基準(zhǔn)電壓在具有較低的溫度系數(shù)的同時(shí)，提高了帶隙基準(zhǔn)源的電源抑制比。
圖1為本發(fā)明的無電阻帶隙基準(zhǔn)源的電路示意圖。圖2為本發(fā)明的帶有PTAT失調(diào)電壓的跟隨器的原理圖。圖3為本發(fā)明的帶有PTAT失調(diào)電壓的跟隨器的具體電路圖。圖4為本發(fā)明實(shí)施例的無電阻帶隙基準(zhǔn)源溫度特性的仿真示意圖。圖5為本發(fā)明實(shí)施例的無電阻帶隙基準(zhǔn)源電壓調(diào)整率的仿真示意圖。圖6為本發(fā)明實(shí)施例的無電阻帶隙基準(zhǔn)源電源抑制比的仿真示意圖。
具體實(shí)施例方式下面結(jié)合附圖和具體的實(shí)施例對(duì)本發(fā)明作進(jìn)一步的闡述。如圖1所示，無電阻帶隙基準(zhǔn)電壓源，包括啟動(dòng)電路，自偏置電流源電路，和帶有 PTAT失調(diào)的電壓跟隨器電路，其中，啟動(dòng)電路與自偏置電流源電路連接，帶有PTAT失調(diào)的 電壓跟隨器與自偏置電流源電路相連。這里，自偏置電流源電路如圖包括？] 05管1^1、]\^2、]\^3，匪OS管麗1、麗2、麗3、 MN4、MN6，三極管Q1、Q2、Q3，其中，PMOS管的源極與襯底均接外部電源，NMOS管的襯底均接 地，三極管的基極與集電極均接地，MP3的柵漏短接，同時(shí)與MPl和MP2的柵極連接，MPU MP2、MP3的漏極分別與麗1、麗3、MN4的漏極連接，MP3的漏極作為自偏置電流源電路的 Vbias點(diǎn)，麗1柵漏短接，并且與麗2和麗3的柵極連接，麗1的源極與麗2的漏極連接，麗2 的源極與Ql的發(fā)射極連接，麗3的漏極與MN4的柵極連接，同時(shí)連接MN6的柵極，MN6的源 極與Q2的發(fā)射極連接，同時(shí)連接帶有PTAT失調(diào)的電壓跟隨器的正向輸入端，MN4的源極與 Q3的發(fā)射極連接，MN6的源極與漏極接地VSS。帶有PTAT失調(diào)電壓的跟隨器作為折疊式cascode差分運(yùn)算放大器，運(yùn)算放大器是 以電壓跟隨器方式連接，故其輸出為Veef = Vbe (Q) +Vos = Vbe (Q) +L X Vptat公式⑵公式⑵的中L是與溫度無關(guān)的常數(shù)，Vbe中的負(fù)溫度系數(shù)項(xiàng)Vb^Q)和正溫度系數(shù) 的Vptat以一定的比例疊加，溫度系數(shù)相互抵消，使得Vkef電壓值與溫度變化無關(guān)。啟動(dòng)電路包括PMOS管MPS1，NMOS管MS、MSNl，其中，MPSl的源極與襯底均接外部 電源VDD，其柵極與MSm的柵極連接，并且連接到自偏置電流源的A點(diǎn)，MPSl的漏極與MNSl 的漏極相連接，同時(shí)連接到MS的柵極上，MS的漏極連接到自偏置電流源電路的Vbias點(diǎn)， MS和MSm的源極與襯底均接地電位VSS。這里帶有PTAT失調(diào)的電壓跟隨器實(shí)際上是一個(gè)折疊式cascode差分運(yùn)算放大器， 其最為一般的設(shè)計(jì)方案如圖2所示，包括NMOS管M1、M2，電流源(A+1)I、(B+1)I、(A+B)I, 與電流鏡，其中，NMOS管Ml與M2的柵極分別為電壓跟隨器的正向與負(fù)向輸入端，它們的漏 極分別與電源源(A+1)I和(B+1)I正端連接，源極串聯(lián)電流源(A+B)I后接地VSS，電流源 (A+1)I、(B+l) I的負(fù)端都接外部電源VDD，正端通過電源鏡接地VSS。這里(A+1)I、(B+l) I 和(A+B) I指的是這三個(gè)電流源的電流大小之比為A+1 B+1 A+B，其中，A、B為常數(shù)。電壓跟隨器的輸入對(duì)管工作于飽和區(qū)，則輸入管的柵源電壓Ves和偏置電流Id的 關(guān)系為Vgs = Vm + J Γ 2Ι: ι τ、公式(3)
^MCox(WIL)公式(3)中，Vth為MOS管的閾值電壓，Cox為柵氧化層電容，μ為MOS管載流子的 遷移率，W/L為MOS管的寬長(zhǎng)比。由于兩個(gè)輸入管偏置在不同電流下，其中流過Ml的電流為Al，而流過Μ2的電流為 Bi，故輸入端引入的失調(diào)電壓Vqs為 Vos = V1N_ - V1N+ =~ -么、式(4)
]]^Cox(JVZL)m2 ]j "COJf(W / L)Mi
公式(4)中A和B均為常數(shù)。為了使電壓源有比較好的線性度，要求輸入管Ml、 M2的跨導(dǎo)要相等。MOS管的跨導(dǎo)值為
權(quán)利要求
1.一種無電阻帶隙基準(zhǔn)電壓源，其特征在于，包括啟動(dòng)電路，自偏置電流源電路和帶有 PTAT失調(diào)的電壓跟隨器，其中，啟動(dòng)電路與自偏置電流源電路連接，帶有PTAT失調(diào)的電壓 跟隨器與自偏置電流源電路相連。
2.根據(jù)權(quán)利要求1所述的無電阻帶隙基準(zhǔn)電壓源，其特征在于，所述的自偏置電流源 電路包括 PMOS 管 MP1、MP2、MP3，匪OS 管 MNl、MN2、MN3、MN4、MN6，三極管 Ql、Q2、Q3，其中， PMOS管的源極與襯底均接外部電源，NMOS管的襯底均接地，三極管的基極與集電極均接 地，MP3的柵漏短接，同時(shí)與MPl和MP2的柵極連接，MP1、MP2、MP3的漏極分別與麗1、麗3、 MN4的漏極連接，MP3的漏極作為自偏置電流源電路的Vbias點(diǎn)，麗1柵漏短接，并且與麗2 和麗3的柵極連接，麗1的源極與麗2的漏極連接，麗2的源極與Ql的發(fā)射極連接，麗3的 漏極與MN4的柵極連接，同時(shí)連接MN6的柵極，MN6的源極與Q2的發(fā)射極連接，同時(shí)連接帶 有PTAT失調(diào)的電壓跟隨器的正向輸入端，MN4的源極與Q3的發(fā)射極連接，MN6的源極與漏 極接地。
3.根據(jù)權(quán)利要求2所述的無電阻帶隙基準(zhǔn)電壓源，其特征在于，所述的帶有PTAT失調(diào) 的電壓跟隨器包括NMOS管Ml、M2，第一電流源、第二電流源、第三電流源和電流鏡，其中， NMOS管Ml與M2的柵極分別作為電壓跟隨器的正向與負(fù)向輸入端，漏極分別與第一電流源 和第二電流源正端連接，源極串聯(lián)第三電流源后接地，第一電流源、第二電流源的負(fù)端分別 接外部電源，正端通過電源鏡接地，所述第一電流源、第二電流源和第三電流源的電流大小 之比為 A+1 B+1 A+B。
4.根據(jù)權(quán)利要求2所述的無電阻帶隙基準(zhǔn)電壓源，其特征在于，所述的帶有PTAT失調(diào) 的電壓跟隨器包括10個(gè)PMOS管MPA1-MPA10，12個(gè)NMOS管MNA1-MNA12，其中，所有的NMOS 管的襯底均接地，MPA1-MPA6的源極和襯底均接外部電源，MPA1-MPA5的柵極相互連接，并 連接自偏置電流源電路的Vbias點(diǎn)，MPAl的漏極與MNAl的漏極連接，MNAl的源極和襯底 接地，其柵漏短接，并且與MNA2、MNA4、MNA6、MNA8的柵極連接，MPA6的柵漏短接，并且連接 MPA7和MPA8的柵極以及MNA2的漏極，MNA2的源極與MNA3的漏極連接，MNA3的源極接地， 其柵極與MNA5、MNA7、MNA9的柵極以及MNA6的漏極連接，MPA2的漏極與MPA9的源極以及 MNAlO的柵極連接，MPA9的襯底與源連接，其柵極為電壓跟隨器的正向輸入端，漏極接外部 電源，MPA3的漏極與MPAlO的源極以及MNAll的柵極連接，MPAlO的源極與襯底短接，其柵 極為電壓跟隨器的負(fù)向輸入端，漏極接地，MNAlO與MNAll的源極相互連接，并且連接MNA4 的漏極，MNA4的源極與MNA5的漏極連接，MNA5的源極接地，MNAlO與MNAll的漏極分別連 接MPA4與MPA5的漏極，MPA7與MPA8的源極與襯底短接，并分別連接MPA4與MPA5的漏極， MPA7的漏極與MNA6的漏極連接，MNA6的源極與MNA7的漏極連接，MNA7的源極接地，MPA8 的漏極與MNA8的漏極連接，MNA8的源極與MNA9的漏極連接并作為電壓跟隨器的輸出端， MNA9的源極接外部電源，并且連接MNA12的柵極，MNA12的源極與漏極均接地。
5.根據(jù)權(quán)利要求2至4所述的任一無電阻帶隙基準(zhǔn)電壓源，其特征在于，所述的啟動(dòng)電 路包括PMOS管MPSl，NMOS管MS、MSN1，其中，MPSl的源極與襯底均接外部電源VDD，其柵極 與MSm的柵極連接，并且連接到自偏置電流源的A點(diǎn)，MPSl的漏極與麗Sl的漏極相連接， 同時(shí)連接到MS的柵極上，MS的漏極連接到自偏置電流源電路的Vbias點(diǎn)，MS和MSm的源 極與襯底均接地電位。
全文摘要
本發(fā)明公開了一種無電阻帶隙基準(zhǔn)電壓源。具體包括啟動(dòng)電路，自偏置電流源電路，和帶有PTAT失調(diào)的電壓跟隨器，其中，啟動(dòng)電路與自偏置電流源電路連接，帶有PTAT失調(diào)的電壓跟隨器與自偏置電流源電路相連。本發(fā)明提供的無電阻帶隙基準(zhǔn)電壓源，由于電路結(jié)構(gòu)沒有使用電阻，因而可以和CMOS工藝相兼容，進(jìn)而降低了設(shè)計(jì)的復(fù)雜度，減少了芯片的面積；此外本發(fā)明的基準(zhǔn)電壓源通過所述的自偏置電流源電路和帶有PTAT失調(diào)的電壓跟隨器，使得基準(zhǔn)電壓在具有較低的溫度系數(shù)的同時(shí)，提高了帶隙基準(zhǔn)電壓源的電源抑制比。
文檔編號(hào)G05F1/56GK102147632SQ20111012091
公開日2011年8月10日 申請(qǐng)日期2011年5月11日 優(yōu)先權(quán)日2011年5月11日
發(fā)明者周澤坤, 封魯平, 張波, 徐祥柱, 明鑫, 鐘博, 馬穎乾 申請(qǐng)人:電子科技大學(xué)