專利名稱：一種極低功耗帶隙基準源的制作方法
技術領域：
本發明屬于模擬集成電路領域，特別涉及一種極低功耗亞閾值型電壓基準源電路。
背景技術：
電壓基準是集成電路中不可或缺的構成模塊，它的作用是為電路其他模塊提供一個對電源電壓、溫度、工藝等弱相關的基準電壓。隨著標準CMOS工藝進入深亞微米時代，晶體管的柵氧厚度越來越薄，這就要求電源電壓必須隨著工藝的進步而下降。同時器件的本征增益也隨著工藝的進步而變小。因此，模擬集成電路遇到了越來越大的挑戰。此外，基于電池的移動設備迅速增加，由于電池的能量有限，因此功耗問題越來越成為應用于便攜式設備的集成電路設計瓶頸。為了適應工藝的進步和低功耗電路設計的需求，電壓基準源必須降低功耗。為了降低基準源系統的功耗，國內外論文專利中已經提出了很多方法。對于如圖1所示的基于三極管的傳統電壓基準源，降低功耗最直接的方法是增加電阻的阻值，從而使核心電路中每條支路的電流降低。對于功耗為納瓦級的極低功耗電壓基準源電路來說，各條支路的電阻阻值一股為兆歐量級，這會占用很大的版圖面積，而且因為電阻產生的輸出噪聲也會增大。因此，采用傳統的電壓基準源作為極低功耗帶隙基準源的設計方案在很多時候是不明智的。基于亞閾值結構的電壓基準源來說，由于電路中的大多數MOS管工作于亞閾值區，因此亞閾值結構的電壓基準源的功耗一股會在微瓦以下。但這種類型的電壓基準源也存在一些缺點，比如亞閾值結構的電路對工藝比較敏感，溫度系數不夠理想等。
發明內容
本發明的目的是針對現有極低功耗帶隙基準源技術中的不足，提供一種極低功耗帶隙基準源，本發明利用亞閾值結構，具有較好溫度系數，且電路結構簡單，可以工作于IV 的低電壓電源電壓下，在消耗很小的靜態功耗的情況下實現一種具有二階溫度補償的電壓基準源，特別適用于便攜式移動設備等低功耗系統中。本發明提出的一種極低功耗帶隙基準源，其特征在于，該基準源包括啟動電路、偏置電流產生電路、基準電壓輸出電路和緩沖器電路四部分；啟動電路與偏置電流產生電路相連，偏置電流產生電路與基準電壓輸出電路相連，基準電壓輸出電路連接到緩沖器，同時基準電壓輸出電路還與啟動電路和偏置電流產生電路相連構成反饋電路；其中，啟動電路用于保證電路在啟動過程時能夠脫離非理想工作點并進入正常工作點，并保證在電源電壓受到干擾時電路能夠不偏離正常工作點，偏置電流產生電路用于產生電流以使基準電壓輸出電路中的晶體管工作于設定的狀態，基準電壓輸出電路用于輸出基準電壓；緩沖器單元用于增強電壓基準源電路的驅動能力。本發明的優點和積極效果相對于現有技術，本發明具有靜態功耗低，線性度高， 對于工藝偏差敏感度低，實現方法簡單等顯著優點，特別適用于極低功耗集成電路的應用。通過調整輸出級電路中的MOS管尺寸可以實現溫度曲線的二階補償，從而實現低功耗高精度電壓基準源。
圖1為現有技術的基于三極管的帶隙基準源的電路圖。圖2本發明的整體結構圖。圖3本發明的核心電路的電路圖。
具體實施例方式下面將參考附圖，結合實施例，對本發明進行詳細描述，以更加明確本發明的目的、實施過程和優點。本發明提供的極低功耗帶隙基準源，如圖2所示，包括啟動電路單元，偏置電流產生單元，基準電壓輸出單元和緩沖器單元；啟動電路單元用于保證電路在上電后整個電路能夠擺脫非正常工作狀態而進入正常的工作狀態，并保證在電源電壓受到干擾時電路能夠不偏離正常工作點；偏置電流產生單元用于產生一個合適的電流以使偏基準輸出電路中的晶體管工作于設定的區域；基準電壓輸出單元在偏置電流的作用下，利用工作于亞閾值區和飽和區MOS管的I-V特性來產生一個與溫度、工藝弱相關的輸出基準電壓；緩沖器單元用于增強電壓基準源電路的驅動能力。本發明各組成電路的實施例結構及功能分別詳細說明如下一股情況下，緩沖器可以使用由運算放大器構成的電壓跟隨器，即將輸出基準電壓連接到運算放大器的正端，將運放的輸出連接到運算放大器的負端，將運放的輸出電壓作為輸出基準電壓。本發明的啟動電路，偏置電流產生電路和基準電壓輸出電路的實施例結構，如圖3 所示，這三部分電路為本發明的核心電路。在圖3中，M1使用具有較高閾值的MOS管，其他管子使用常規閾值類型的MOS管。在M1I作于飽和區，M4工作于線性區，其他晶體管工作于亞閾值區。M1和M2處于不同的工作區域用于實現二階溫度補償；將輸出基準電壓反饋到電流產生電路，從而降低對工藝偏差的敏感度。對于深亞微米工藝，本發明的輸出基準電壓與晶體管的閾值電壓可比擬。因此加入MOS管M3以提高反饋電壓以使啟動電路能夠可靠的判斷電路的工作狀態。偏置電流產生單元中的運算放大器是用于使電壓Va等于Vb以提高整個電路的線性度和PSRR。在啟動電路中P管的疊加是用于降低啟動電路在整個電路正常工作后的功
^^ ο各電路的組成結構分別說明如下啟動電路由NMOS管M14, M15，M16和M18，PMOS管M17組成。其連接關系為M15、M16, M17分別連接成二極管形式。M17的源極與電源相連，M16的漏極與M17的漏極相連，M15的漏極與M16的源極相連，M14的漏極與M15的源極相連，M14的柵極與基準電壓輸出電路的M3的漏極相連，M14、M18的源極與地相連，M18的柵極與M14的漏極相連，Mw的漏極與偏置電流產生電路的M19的柵極相連。若電路進入非理想工作點，即PMOS管M21，M22的柵極電壓很高而且輸出電壓為零，這時啟動電路中的NMOS管M14被關斷，從而使點C的電壓處于高電位；這時，NMOS管M18導通，從而將點D處的電壓拉低，這時偏置電流產生電路中的電流鏡管M19和M2tl 導通，從而使輸出電壓達到設定值。當輸出電壓達到設定值后，啟動電路中的NMOS管M14導通，從而拉低點C處的電壓，這時，NMOS管虬4關斷，使啟動電路與主體電路分離。NMOS管 M15，M16，PMOS管M17分別處于二極管連接形式并進行串聯，主要目的是為了降低啟動電路在主體電路進入設定的工作區域后的靜態電流。當整個電路工作于正常的工作狀態時，啟動電路中的MOS管均處于亞閾值區域。偏置電流產生電路可產生負溫度系數電流。此電路由PMOS管M12，M13，M19，M2tl，匪OS 管M4, M5, M6, M7, M8, M9, M10和M11組成，其中PMOS管M12和M13，M19和M20分別構成電流鏡。在圖3所示的電路圖中，橢圓虛線框中的部分為運算放大器部分，用于保證Va = VB。M12與M13 的源極接電源，柵極相連，M13的柵極和漏極相連，且與Mltl的漏極相連，M12的漏極與M11的漏極相連，M10的柵極和M19的柵極相連，M11的柵極和M7的漏極相連，M10和M11的源極均和M9 的漏極相連，M9的柵極和M5的漏極相連，M9的源極與地相連。橢圓虛線框外的其他偏置電流產生電路用于產生負溫度系數電流。M19和M2tl的源極與電源相連，M19的漏極與M7的漏極相連，M20的柵極和漏極相連，且與M8的漏極相連，M7與M8的柵極相連，M7的柵極和漏極相連，M7的源極和M5的漏極相連，M8的源極和M6的漏極相連，M5的柵極和漏極相連，且與M6的柵極相連，M6的源極與M4的漏極相連，M4的柵極與M3的漏極相連，M4和M5的源極相連。此偏置電路由NMOS管M4工作于線性區且其柵極電壓為輸出基準電壓，偏置電流產生電路中的其余MOS管均工作于亞閾值區。根據偏置電流產生電路的拓撲結構可知，NMOS管的源漏電壓滿足關系式(1)Vds4 = Vgs5-Vgs6(1)其中Vds，Vgs分別是MOS管的漏源電壓和柵源電壓，4、5、6代表MOS管的序號。根據工作于亞閾值區MOS管的I-V特性表達式O)(2)其中Vth和W/L分別是MOS管的閾值電壓和寬長比，I0是Vgs = Vth, W/L = 1時 MOS管的漏電流，η為斜率因子。根據公式⑴和公式O)，可推出偏置電流產生電路的電流表達式(3)，Id = = K 4 μ C oxN(Vref + Vgs3 - Vm 4)ην·τ ln(K 6 / K (3)
Rm 4基準電壓輸出電路用于輸出基準電壓，由PMOS管M21，M22，NMOS管MpM2和M3組成。 其中M21和M22同電流產生電路中的M19和M2tl組成電流鏡，用于復制電流產生電路中的電流以偏置M1, M2和M3。M3為提高電壓使啟動電路能夠準確的判斷核心電路是否進入正常工作狀態。M21和M22的源極與電源相連，M21和M22的柵極相連，且與偏置電流產生電路的M19的柵極相連，M21的漏極與M2的漏極相連，M2與M1的柵極相連，且與M2的漏極相連，M2的源極和M1的漏極相連，M1的源極與地相連，M22的漏極和M3的漏極相連，M3的柵極和漏極相連， M3的源極和M2的源極相連。M2的漏極電源作為基準電壓。NMOS管M1處于飽和區，M2處于亞閾值區。根據飽和區和亞閾值區MOS管I-V特性和基準電壓輸出電路，可得輸出基準電壓的表達式⑷Vref = Vgsl_Vgs2(4)下面進行二階補償理論的說明
MOS管的閾值電壓與溫度的關系用表達式(5)表示為
權利要求
1.一種極低功耗帶隙基準源，其特征在于，該基準源包括啟動電路、偏置電流產生電路、基準電壓輸出電路和緩沖器電路四部分；啟動電路與偏置電流產生電路相連，偏置電流產生電路與基準電壓輸出電路相連，基準電壓輸出電路連接到緩沖器，同時基準電壓輸出電路還與啟動電路和偏置電流產生電路相連構成反饋電路；其中，啟動電路用于保證電路在啟動過程時能夠脫離非理想工作點并進入正常工作點，并保證在電源電壓受到干擾時電路能夠不偏離正常工作點，偏置電流產生電路用于產生電流以使基準電壓輸出電路中的晶體管工作于設定的狀態，基準電壓輸出電路用于輸出基準電壓；緩沖器單元用于增強電壓基準源電路的驅動能力。
2.如權利要求1所述的極低功耗帶隙基準源。其特征在于，所述啟動電路由IfPMOS 管(M17)，4個NMOS管(M14、M15、M16、M18)組成，連接關系為第二、第三NMOS管(M15、M16)及第一 PMOS管(M17)分別連接成二極管形式；第一 PMOS管(M17)的源極與電源相連，第三NMOS 管(M16)的漏極與第一 PMOS管(M17)的漏極相連，第二 NMOS管(M15)的漏極與第三NMOS管 (M16)的源極相連，第一 NMOS管(M14)的漏極與第二 NMOS管(M15)的源極相連，第一 NMOS 管(M14)的柵極與基準電壓輸出電路的第五NMOS管(M3)的漏極相連，第一 NMOS管(M14)、 第四NMOS(M18)的源極與地相連，第四NMOS(M18)的柵極與第一 NMOS(M14)的漏極相連，第四 NMOS(M18)的漏極與偏置電流產生電路的第二 PMOS(M19)的柵極相連；偏置電流產生電路由 4 個 PMOS 管(M12，M13, M19, M20)禾Π 8 個匪OS 管(M4，M5, M6, M7, M8, M9, M10, M11)組成，連接關系為第三PMOS管(M12)和第四PMOS管(M13),第二 PMOS管(M19)和第五PMOS管(M2tl)分別構成電流鏡；第三PMOS管(M12)和第四PMOS管(M13)的源極接電源，柵極相連，第四PMOS管 (M13)的柵極和漏極相連，且與第十二 NMOS管(Mltl)的漏極相連，第三PMOS管(M12)的漏極與第十三NMOS管(M11)的漏極相連，第十二 NMOS管(Mltl)的柵極和第二 PMOS管(M19)的柵極相連，第十三NMOS管(M11)的柵極和第九NMOS管(M7)的漏極相連，第十二 NMOS管(Mltl) 和第十三NMOS管(M11)的源極均和第i^一 NMOS管(M9)的漏極相連，第i^一 NMOS管(M9)的柵極和第七NMOS管(M5)的漏極相連，第i^一 NMOS管(M9)的源極與地相連。第二 PMOS管 (M19)和第五PMOS管(M2tl)的源極與電源相連，第二 PMOS管(M19)的漏極與第九NMOS管(M7) 的漏極相連，第五PMOS管(M2tl)的柵極和漏極相連，且與第十NMOS管(M8)的漏極相連，第九NMOS管(M7)與第十NMOS管(M8)的柵極相連，第九NMOS管(M7)的柵極和漏極相連，第九 NMOS管(M7)的源極和第七NMOS管(M5)的漏極相連，第十NMOS管(M8)的源極和第八NMOS 管(M6)的漏極相連，第七NMOS管(M5)的柵極和漏極相連，且與第八NMOS管(M6)的柵極相連，第八NMOS管(M6)的源極與第六NMOS管(M4)的漏極相連，第六NMOS管(M4)的柵極與第五NMOS管(M3)的漏極相連，第六NMOS管(M4)和第七NMOS管(M5)的源極相連。基準電壓輸出電路由2個PMOS管(M21，M22)，3個NMOS管(M1, M2, M3)組成，連接關系為第六PMOS 管(M21)和第七PMOS管(M22)的源極與電源相連，第六PMOS管(M21)和第七PMOS管(M22)的柵極相連，且與偏置電流產生電路的第二 PMOS管(M19)的柵極相連，第六PMOS管(M21)的漏極與第十五NMOS管(M2)的漏極相連，第十五NMOS管(M2)與第十四NMOS管(M1)的柵極相連，且與第十五NMOS管(M2)的漏極相連，第十五NMOS管(M2)的源極和第十四NMOS管(M1) 的漏極相連，第十四NMOS管(M1)的源極與地相連，第七PMOS管(M22)的漏極和第五NMOS管 (M3)的漏極相連，第五NMOS管(M3)的柵極和漏極相連，第五NMOS管(M3)的源極和第十五 NMOS管(M2)的源極相連。第十五NMOS管(M2)的漏極電源作為基準電壓。
全文摘要
本發明涉及一種極低功耗帶隙基準源，屬于模擬集成電路設計領域。該基準源包括啟動電路、偏置電流產生電路、基準電壓輸出電路和緩沖器；啟動電路與偏置電流產生電路相連，偏置電流產生電路與基準電壓輸出電路相連，基準電壓輸出電路連接到緩沖器，同時基準電壓輸出電路還與啟動電路和偏置電流產生電路相連構成反饋電路；其中，啟動電路用于保證電路在啟動過程時能夠脫離非理想工作點并進入正常工作點，并保證在電源電壓受到干擾時電路能夠不偏離正常工作點，偏置電流產生電路用于產生電流以使基準電壓輸出電路中的晶體管工作于設定的狀態，基準電壓輸出電路用于輸出基準電壓。本發明在極低功耗下可以實現較低的溫度，而且對工藝的敏感性很低。
文檔編號G05F3/30GK102183991SQ201110066768
公開日2011年9月14日 申請日期2011年3月18日 優先權日2011年3月18日
發明者劉力源, 李冬梅, 苑朋朋 申請人:清華大學