專利名稱：電壓控制系統的制作方法
技術領域：
本發明涉及一種具有用于控制恒壓電路的電壓控制電路的電壓控制系統，所述恒壓電路向其間集成有半導體器件的半導體芯片的半導體封裝供應電功率。
背景技術：
已知，在通過具有小于90nm設計規則的先進半導體工藝制造的半導體芯片中，半導體器件的功率消耗與操作功率和泄漏功率的總和相對應。操作功率取決于到半導體芯片的輸入電壓的大小并且在取決于半導體制造工藝中的變化的半導體芯片之間很少變化。操作功率以及半導體器件的功率消耗隨著該相同半導體器件的輸入電壓增加而增加。泄露功率取決于半導體芯片的電流特性，即取決于晶體管的閾值電壓的大小。因此泄露功率在取決于半導體制造工藝中的變化的半導體芯片之間變化。由于泄露電流隨著閾值電壓降低而增加，因此與具有較小泄露功率的半導體芯片相比較，具有較大泄露功率的半導體芯片具有更好的開關特性。因此，通過將具有較大泄露功率的半導體芯片的輸入電壓降低到小于具有較小泄露功率的半導體芯片的輸入電壓，能夠降低半導體芯片的功率消耗并且維持半導體芯片的開關頻率基本不變。參考圖9對此進行更詳細的描述。在圖9中，圖9(a)和圖9(b)示意性示出了分別相對于兩個半導體芯片樣品A和B作為操作功率Po和泄露功率Pl總和的功率消耗Pc 的細節。假設樣品A和B通過相同的制造工藝制造，假設樣品A和B的泄露功率Pl分別為小和大，并且將相同的輸入電壓施加到樣品A和B。如從圖9(a)和圖9(b)所理解的，操作功率Po在樣品A和B之間通常相同，但是樣品B比樣品A具有更大的泄露功率P1。因此，樣品B的閾值電壓Vth低于樣品A的閾值電壓，并且樣品B的操作頻率(即可操作的開關頻率)的極限值高于樣品A的極限值。因此，提出降低到樣品B的輸入電壓，以使得如圖8(c)所示，在將其操作頻率維持在通常與樣品A的操作頻率的相同極限值處的同時，將其功率消耗Pc從功率等級1 降低到樣品A的功率等級1^。在下面的非專利文獻中公開了使用上述芯片特性的該技術(VID 動態電壓識別)。Intel 公司，"Voltage Regulator-Down (VRD) 11. 0” 第 27- 頁，2006 年 11 月根據該VID技術，如圖10所示，電壓控制系統100配置有半導體封裝110和電源 LSI (PS-LSI) 120。半導體封裝110包括CPU 111和非易失性存儲器112，并且使用專用標準產品(ASSP)進行集成。CPU 111和非易失性存儲器112與半導體芯片相對應。電源LSI 120包括DC-DC轉換器121。連接半導體封裝110和電源LSI 120以執行串行通信，并且將來自電源LSI 120 (特別是DC-DC轉換器121)的電功率供應到半導體封裝110。在電壓控制系統100中，在制造之后測試半導體封裝110的操作功率以及操作頻率的極限值。以測試結果為基礎確定電壓值(VID)并且將該電壓值存儲在非易失性存儲器112中。配置電源LSI 120的DC-DC轉換器121以利用串行通信從半導體封裝110獲取 VID，并且根據所獲取的VID來設置到半導體封裝110的輸入電壓。因而，電壓控制系統100 節約半導體封裝110的功率消耗。然而，根據傳統技術，需要在半導體芯片測試工藝中在每一個半導體芯片中存儲電壓值(VID)。結果，半導體芯片測試工藝復雜并且增加成本。在集成多個半導體芯片 (Sip 系統級封裝)的情況下，半導體芯片測試工藝更加復雜。
發明內容
因此，本發明的目的在于提供一種電壓控制系統電路，其能夠在不具有復雜測試工藝的情況下降低半導體芯片的電功率消耗。根據本發明，一種電壓控制系統配置有恒壓電路、半導體封裝以及電壓控制電路。 所述半導體封裝被配置成包括其中集成有半導體器件的半導體芯片。所述電壓控制電路被配置成基于從所述恒壓電路供應到所述半導體封裝的輸入電壓以及與所述半導體封裝的泄露電流和操作電流相對應的所述半導體器件的操作電壓來控制所述恒壓電路。配置所述電壓控制電路，使得從所述恒壓電路供應到所述半導體封裝的所述輸入電壓隨著所述輸入電壓和所述操作電壓之間的電壓差的增加而降低。
通過下面參考附圖進行的詳細描述，本發明的上述和其它目的、特征和優點將變得更顯而易見。在附圖中圖1是示出了根據本發明的電壓控制系統的第一實施例的電路圖；圖2是詳細示出了被制造為第一實施例的電源芯片的電壓控制電路的電路圖；圖3是示出了在第一實施例中通過電壓控制電路設置并且施加到半導體封裝的輸入電壓的示例的表；圖4是示出了根據本發明的電壓控制系統的第二實施例的電路圖；圖5是示出了根據本發明的電壓控制系統的第三實施例的電路圖；圖6是示出了根據本發明的電壓控制系統的第四實施例的電路圖；圖7是示出了在第四實施例中通過電壓控制電路設置并且施加到半導體封裝的輸入電壓的示例的表；圖8是示出了作為本發明第四實施例的變型的電壓控制電路的一部分的電路圖；圖9是示出了通過相同半導體制造工藝制造的不同樣品的功率消耗的示意圖；以及圖10是示意性示出了傳統電壓控制系統的方框圖。
具體實施例方式(第一實施例)首先參考圖1，電壓控制系統1包括恒壓電路10、半導體封裝20以及電源封裝 LSI (PS-LSI)30。
恒壓電路10包括恒壓源11、開關元件12、二極管13、電感器14以及電容器15。 源11是生成并且向開關元件12供應恒定電壓的傳統電壓調節器源。開關元件12是傳統晶體管并且由從電源封裝30施加到其柵極的控制電壓進行控制以導通和截止。在開關元件12導通時，將由恒壓源11生成的恒定電壓通過開關元件12等供應到恒壓電路10的外部部件。在開關元件12截止時，不將由恒壓源11生成的恒定電壓供應到恒壓電路10的外部部件。根據開關元件12的導通-截止操作控制并且通過二極管13、電感器14和電容器 15平滑由恒壓源11生成的恒定電壓的大小。然后將經平滑的電壓從恒壓電路10外部供應到半導體封裝20。恒壓電路10被配置成能夠將其輸出電壓設置在0.0 [V]到2.0[V]的范圍內，所述輸出電壓為到半導體封裝20的輸入電壓。半導體封裝20是通用LSI，其功能限于在特定領域中使用，并且由專用標準產品 (ASSP)來制造。在半導體封裝20中，集成其中制造有半導體器件的半導體芯片21。半導體器件包括邏輯電路，所述邏輯電路例如包括CPU、非易失性存儲器等等。半導體器件具有三個電源端子22和操作電壓監測端子23。提供電源端子22以將來自恒壓電路10的電功率供應到半導體器件，例如半導體芯片21等等。提供操作電壓監測終端23以監測半導體器件操作的操作電壓。由于泄露電流從恒壓電路10流入半導體芯片21，從恒壓電路10供應到電源端子 22的輸入電壓下降。結果，在供應到半導體封裝20的輸入電壓與半導體器件的操作電壓之間存在差異。在第一實施例中，半導體器件的操作電壓為1. 1[V]。將端子23連接到電源封裝30的操作電壓監測端子33并且然后連接到第一運算放大器311的反相輸入端子以及第二運算放大器312的同相輸入端子。因而將器件連接到電源封裝30。由于第一運算放大器311和第二運算放大器312具有各自的高輸入阻抗，因此在半導體封裝20和電源封裝30之間通常沒有電流流動。將電源封裝30制造為電源LSI并且作為與封裝20分離的封裝。在電源封裝30 中存在制造電壓控制電路的電源芯片31。因而，電源芯片31通常與電壓控制電路相對應。 封裝30具有輸入電壓監測端子32、操作電壓監測端子33以及柵極驅動器端子34。提供端子32以監測供應到半導體封裝20的輸入電壓。提供操作電壓監測端子33以監測在半導體芯片21中制造的半導體器件操作的操作電壓。提供柵極驅動器端子34以向開關元件12 的柵極電極輸出控制電壓。電壓控制電路以半導體封裝20的輸入電壓FBl以及半導體器件的操作電壓FB2 為基礎來控制恒壓電路10，其中操作電壓FB2比輸入電壓FBl小與半導體芯片21的泄露電流和操作電流相對應的電壓降。即，供應到半導體封裝20的輸入電壓FBl隨著輸入電壓 FBl和操作電壓FB2之間的電壓差的增加和降低而分別降低和增加。除了第一運算放大器311和第二運算放大器312，電壓控制電路還配置有固定電阻器313和可變電阻器314。圖1中示出了僅具有一個可變電阻器314的電壓控制電路。 然而如圖2所示，可以配置為具有A-D轉換器(ADC) 31 、解碼器314b、固定電阻器3Hc到 314e和開關元件314f到314h作為可變電阻器314。第一運算放大器311的同相輸入端子、反相輸入端子和輸出端子分別連接到端子 32、操作電壓監測端子33和ADC 314a。解碼器314b在其前級(輸入側)連接到ADC 314a 并且在其后級(輸出側)連接到開關元件314f到314h。固定電阻器313、3Hc到3He串聯連接到內部恒壓源315。第二運算放大器312的同相輸入端子和輸出端子分別連接到操作電壓監測端子33和柵極驅動器端子34。第二運算放大器312的反相輸入端子分別經過開關元件314f連接到位于固定電阻器313和3Hc之間的結，經過開關元件314g連接到位于固定電阻器3Hc和314d之間的結，并且經過開關元件314h連接到固定電阻器314d和 3He之間的結。第一運算放大器311向可變電阻器314輸出與半導體封裝20的輸入電壓FBl和半導體器件的操作電壓FB2之間的電壓差(FB1-FB2)相對應的輸出電壓。將輸入電壓FBl 和操作電壓FB2分別輸入到輸入電壓端子32和操作電壓監測端子33。更具體而言，第一運算放大器311向ADC 31 輸出與電壓差(FB1-FB2)相對應的輸出電壓，并且ADC 31 將第一運算放大器311的輸出電壓轉換為相對應的數字值，即離散值(離散電壓)。解碼器314b根據從ADC 31 輸入的ADC 31 的離散電壓導通或者截止開關元件314f到314h。在開關元件314f到314h中的開關元件314f導通時，將第一分壓輸入到第二運算放大器312的反相輸入端子。通過由固定電阻器313和固定電阻器3Hc到3He劃分內部恒壓源315的恒定電壓來產生第一分壓。在開關元件314f到314h中的開關元件314g導通時，將第二分壓輸入到第二運算放大器312的反相輸入端子。通過由固定電阻器313和 314c以及固定電阻器314d和3He劃分內部恒壓源315的恒定電壓來產生第二分壓，并且因而低于第一分壓。在開關元件314f到314h中的開關元件314h導通時，將第三分壓輸入到第二運算放大器312的反相輸入端子。通過由固定電阻器313、3Hc和314d以及固定電阻器3He劃分內部恒壓源315的恒定電壓來產生第三分壓，并且因而低于第二分壓。第一運算放大器311的輸出電壓隨著輸入電壓FBl和操作電壓FB2之間的電壓差增加而增加。隨著第一運算放大器311的輸出電壓增加，在第二運算放大器312的反相輸入端子處的分壓成比例地增加。隨著在第二運算放大器312的反相輸入端子處的分壓增加并且接近操作電壓FB2，即隨著操作電壓FB2與分壓之間的電壓差降低，與用于開關元件12 的控制電壓相對應的第二運算放大器312的輸出電壓降低。在開關元件12由于控制電壓的降低而截止時，輸入電壓FBl下降。隨著輸入電壓FBl和操作電壓FB2之間的電壓差降低，第一運算放大器311的輸出電壓降低。隨著第一運算放大器311的輸出電壓降低，在第二運算放大器312的反相輸入端子處的分壓成比例地降低。隨著在第二運算放大器312的反相輸入端子處的分壓降低并且偏離操作電壓FB2，即，隨著操作電壓FB2和分壓之間的電壓差增加，與用于開關元件 12的控制電壓相對應的第二運算放大器312的輸出電壓增加。在開關元件12由于控制電壓的增加而導通時，輸入電壓FBl升高。根據第一實施例，如圖3所示，電壓控制電路控制開關元件12。即，在輸入電壓FBl 和操作電壓FB2之間的電壓差例如大至0. 1 [V]時，控制開關元件12以將操作電壓FB2降低到1.0 [V]。在輸入電壓FBl和操作電壓FB2之間的電壓差例如為0.05 [V]小時，控制開關元件12以將操作電壓FB2升高到1. 2 [V]。如上所述，輸入電壓FBl和操作電壓FB2之間的電壓差由電壓降升高，所述電壓降隨著半導體芯片21的泄露電流和操作電流的大小變化。然而，操作電流很少取決于半導體制造工藝中的變化而變化。因此，電壓差通常與泄露電流的大小，即泄露功率的大小相對應。控制恒壓電路10以使得輸入電壓FBl隨著電壓差的增加和降低而分別降低和增加。因而，電壓控制電路隨著半導體封裝20具有較大泄露功率和較小泄露功率而分別降低和增加輸入電壓FBI。結果，即使半導體封裝20具有大的泄露功率，也能夠在半導體封裝具有小泄露功率時維持操作頻率的通常相同的極限值的同時降低其功率消耗。因而，與傳統技術相反，電壓控制電路不需要在測試工藝中提供設置的電壓值 (VID)。結果，用于半導體封裝20的測試工藝不復雜。(第二實施例)根據第二實施例，如圖4所示，以與電壓控制系統1類似的方式來配置電壓控制系統2。然而，電壓控制系統2與電壓控制系統1的不同之處在于下面幾點。在電壓控制系統1中，包括電壓控制電路的電源芯片31以及包括半導體器件的半導體芯片21分別集成在單獨的電源封裝30和半導體封裝20中。然而，在電壓控制系統2 中，在電源芯片31a中提供電壓控制電路，并且電源芯片31a與半導體芯片21a集成在相同的單個半導體封裝20a中，因而形成Sip (系統級封裝)。在電壓控制系統2中，電壓控制電路形成在電源芯片31a中。在半導體封裝20a 中，半導體芯片21a、電源芯片31a以及插入體(interposer) M集成為單體。插入體M電連接半導體芯片21a和電源芯片31a。封裝20a具有用于監測供應到半導體封裝20a的輸入電壓FBl的輸入電壓監測端子32。電源芯片31a通過插入體M來接收半導體器件的操作電壓FB2，并且還通過端子32來接收半導體封裝20a的輸入電壓FBI。根據第二實施例，半導體芯片21a和電源芯片31a在相同的封裝20a中通過插入體M電連接，并且因此能夠去除在第一實施例中提供的端子22和操作電壓監測端子33。(第三實施例)根據第三實施例，如圖5所示，以與電壓控制系統1類似的方式來配置電壓控制系統3。然而，電壓控制系統3與電壓控制系統1的不同之處在于下面幾點。在電壓控制系統1中，包括電壓控制電路的電源芯片31以及包括半導體器件的半導體芯片21分別集成在單獨的電源封裝30和半導體封裝20中。然而，在電壓控制系統3 中，在電源芯片31a中提供電壓控制電路，并且電源芯片31a與半導體芯片21a集成在相同的單個半導體封裝20b中，因而以與電壓控制系統2類似的方式形成Sip(系統級封裝)。在電壓控制系統3中，在電源芯片31a中形成電壓控制電路。在半導體封裝20b 中，將半導體芯片21a、電源芯片31a以及插入體2 集成為單體。插入體Ma電連接半導體芯片21a和電源芯片31a。芯片31a通過插入體2 來接收半導體器件的操作電壓FB2 以及半導體封裝20b的輸入電壓FBI。根據第三實施例，半導體芯片21a和電源芯片31a通過插入體2 電連接，能夠去除在第一實施例中提供的端子23、端子32以及操作電壓監測端子33。(第四實施例)根據第四實施例，如圖6和圖7所示，以與電壓控制系統3類似的方式來配置電壓控制系統4。然而，電壓控制系統4與電壓控制系統3的不同之處在于下面幾點。在電壓控制系統3中，半導體芯片21a和電源芯片31a在半導體封裝20b中形成為一組。然而，在電壓控制系統4中，兩個半導體芯片21b、21c和兩個電源芯片31b、31c在單個半導體封裝20c中形成為兩組。也將兩個恒壓電路IOa和IOb設置為一組。在第四實施例中，半導體芯片21b和半導體芯片21c的操作電壓分別為1. 1[V]和1. 75 [V]。根據第四實施例，電源芯片31b控制恒壓電路IOb的開關元件12b。S卩，如圖7中作為一個示例所表示的，在輸入電壓FBl和操作電壓FB2之間的電壓差例如大至0. 1 [V]時， 控制開關元件12b以將輸入電壓FBl降低到1. 0[V]。在輸入電壓FBl與操作電壓FB2之間的電壓差例如小至0. 05 [V]時，控制開關元件12b以將電壓FBl升高到1.2 [V]。此外，如圖所示，電源芯片31c控制開關元件12c。即，如在圖7中示例的，在輸入電壓FB3和操作電壓FB4之間的電壓差例如大至0. 15 [V]時，控制開關元件12c以將輸入電壓FB3降低到1. 75[V]。在輸入電壓FB3與電壓FB4之間的電壓差例如小至0. 05 [V]時， 控制開關元件12b以將電壓FB3升高到1. 9 [V]。如果在相同半導體封裝20c中形成多組半導體芯片和電源芯片，則測試工藝必定復雜并且使用傳統VID變得不可能。然而，根據電壓控制系統4，即使將半導體芯片21b、21c 以及電源芯片31b、31c在相同封裝20c中成對地設置，測試工藝也不復雜。在第四實施例中，半導體芯片和電源芯片成對的數量并不限于兩個，而是可以多于兩個。(其它實施例)電壓控制系統并不限于第一到第四實施例的配置，而是可以進行不同的配置。例如，可以按照下述方式來修改實施例。在第一到第四實施例中，電源芯片31包括用于改變可變電阻器314的電阻的第一運算放大器311以及用于切換恒壓電路10、10a和IOb的導通-截止狀態的第二運算放大器312。可選地，如圖8所示，可以將第二運算放大器312配置成通過接收輸入電壓FBl和由固定電阻器313和可變電阻器314實現的分壓并且以這些接收的電壓為基礎控制恒壓電路10來切換恒壓電路10、10a和IOb的導通-截止狀態。電源芯片31 (包括其變型)不需要包括內部恒壓源315、固定電阻器313和可變電阻器314。可以對電源芯片31進行不同配置，只要其控制恒壓電路10，以使得供應到半導體封裝20的輸入電壓FBl隨著輸入電壓FBl和操作電壓FB2之間的電壓差增加而降低。
權利要求
1.一種電壓控制系統，包括 恒壓電路(10,10a, IOb)；半導體封裝(20，20a，20b，20c)，包括半導體器件的半導體芯片(21, 21a, 21b, 21c)集成在所述半導體封裝00，20a，20b，20c)中；以及電壓控制電路(31，31a，31b，31c)，所述電壓控制電路(31，31a，31b，31c)被配置成基于輸入電壓和所述半導體器件的操作電壓來控制所述恒壓電路，所述輸入電壓從所述恒壓電路供應到所述半導體封裝，所述操作電壓與所述半導體封裝的泄漏電流和操作電流相對應。其特征在于配置所述電壓控制電路(31，31a，31b，31c)，使得從所述恒壓電路供應到所述半導體封裝的所述輸入電壓隨著所述輸入電壓與所述操作電壓之間的電壓差的增加而降低。
2.根據權利要求1所述的電壓控制系統，其中所述電壓控制電路(31，31a，31b，31c)包括第一運算放大器(311)和第二運算放大器 (312)；所述第一運算放大器(311)被配置成接收所述輸入電壓和所述操作電壓，并且輸出與所述輸入電壓和所述操作電壓之間的所述電壓差相對應的差分電壓；并且所述第二運算放大器(31 被配置成接收所述操作電壓以及隨著所述差分電壓變化的電壓，并且基于所接收的電壓來導通和關斷所述恒壓電路。
3.根據權利要求1所述的電壓控制系統，其中所述電壓控制電路(31，31a，31b，31c)包括第一運算放大器(311)和第二運算放大器 (312)；所述第一運算放大器(311)被配置成接收所述輸入電壓和所述操作電壓，并且輸出與所述輸入電壓和所述操作電壓之間的電壓差相對應的差分電壓；并且所述第二運算放大器(31 被配置成接收所述輸入電壓以及隨著所述差分電壓變化的電壓，并且基于所接收的電壓來導通和關斷所述恒壓電路。
4.根據權利要求1到3中任一項所述的電壓控制系統，其中所述電壓控制電路(31，31a，31b，31c)形成在集成在電源封裝(30)中的電源芯片(31， 31a,31b,31c)中；所述半導體封裝00，20a，20b，20c)包括用于接收和監測所述半導體器件的所述操作電壓的操作電壓監測端子03)；并且所述電源封裝(30)包括用于接收和監測供應到所述半導體封裝的所述輸入電壓的輸入電壓監測端子(32)。
5.根據權利要求1到3中任一項所述的電壓控制系統，其中所述電壓控制電路(31，31a，31b，31c)形成在電源芯片(31a，31b，31c)中； 所述半導體封裝00，20a，20b，20c)包括都集成在單個封裝中的所述半導體芯片01， 21a，21b，21c)、所述電源芯片(31a, 31b, 31c)以及插入體( ，2 ，24b)，所述插入體連接所述半導體芯片和所述電源芯片；所述半導體封裝00，20a，20b，20c)包括用于接收和監測所述半導體器件的所述輸入電壓的輸入電壓監測端子(32)；并且所述電源芯片(31，31a，31b，31c)被配置成通過所述插入體來接收所述半導體器件的所述操作電壓，并且通過所述輸入電壓監測端子來接收供應到所述半導體封裝的所述輸入電壓。
6.根據權利要求1到3中任一項所述的電壓控制系統，其中 所述電壓控制電路(31，31a，31b，31c)形成在電源芯片(31a，31b，31c)中； 所述半導體封裝00，20a，20b，20c)包括都集成在單個封裝中的半導體芯片Ql，21a， 21b，21c)、電源芯片(31a, 31b, 31c)以及插入體( ，2 ，24b)，所述插入體連接所述半導體芯片和所述電源芯片；并且所述電源芯片(31a，31b，31c)被配置成通過所述插入體來接收所述半導體器件的所述操作電壓以及所述半導體封裝的所述輸入電壓二者。
全文摘要
本發明涉及一種電壓控制系統(1，2，3，4)，所述電壓控制系統(1，2，3，4)配置有恒壓電路(10，10a，10b，10c)、半導體封裝(20，20a，20b，20c)以及電源封裝(30)。所述電源封裝(30)的電源芯片(31，31a，31b，31c)被配置成基于供應到所述半導體封裝(20，20a，20b，20c)的輸入電壓(FB1)和半導體器件(21，21a，21b，21c)的操作電壓(FB2)來控制所述恒壓電路(10，10a，10b，10c)，使得所述輸入電壓(FB1)隨著所述輸入電壓(FB 1)和所述操作電壓(FB2)之間的電壓差的增加而降低。
文檔編號G05F1/56GK102193573SQ20111005224
公開日2011年9月21日 申請日期2011年3月2日 優先權日2010年3月2日
發明者金森賢樹 申請人:株式會社電裝