專利名稱：基于fpga的模擬量采集模塊的制作方法
技術領域：
本實用新型涉及一種采集電路，尤其是涉及一種基于FPGA的模擬量采集模塊。
背景技術：
在電路設計及應用中，經常需要采集模擬信號。隨著芯片及電路的速度越來越快， 對模擬信號采集的要求也逐漸提高。例如，要求采集的高速度、高精度、和高可靠性。此外， 要求采集模塊的平臺具有靈活性和易用性。目前的模擬量采集模塊通常用單片機和模擬/ 數字(A/D)轉換器來構建，但是其控制速度慢，并且編程不方便。
實用新型內容有鑒于此，本實用新型所要解決的技術問題是提供一種基于FPGA的模擬量采集 模塊。本實用新型為解決上述技術問題而采用的技術方案是一種基于FPGA的模擬量采 集模塊，包括模擬量采集單元、VME總線接口單元以及FPGA處理單元。模擬量采集單元用 以采集模擬信號并轉換為數字信號后輸出。VME總線接口單元通過VME總線連接VME主機。 FPGA處理單元連接該模擬量采集單元與該VME總線接口單元，該FPGA處理單元接收該模擬 量采集單元輸入的數字信號，對該數字信號進行誤差修正后經該VME總線接口單元輸出給 該VME主機。在本實用新型的一實施例中，模擬量采集單元為AD7949芯片。在本實用新型的一實施例中，上述采集模塊還包括數字信號隔離單元，連接在該 FPGA處理單元與該模擬量采集單元之間。在本實用新型的一實施例中，上述采集模塊還包括電平轉換單元，連接在該FPGA 處理單元與該VME總線接口單元之間。在本實用新型的一實施例中，上述采集模塊還包括閃存，連接該FPGA處理單元。本實用新型由于采用以上技術方案，使之與現有技術相比，在基于FPGA的高精度 模擬量采集模塊的設計中，采用靈活的FPGA芯片，開發方便、控制靈活，使系統智能化大大 提高。此外，結合模塊化設計思想，采取隔離抗干擾措施，使系統更加穩定可靠，模塊體積 小，采樣精度極高，功耗低，具有廣闊的應用前景。
為讓本實用新型的上述目的、特征和優點能更明顯易懂，
以下結合附圖對本實用 新型的具體實施方式
作詳細說明，其中圖1示出本實用新型一實施例的采集模塊整體框圖。圖2示出本實用新型一實施例的VME總線接口單元框圖。圖3示出本實用新型一實施例的模擬量采集單元原理框圖。圖4示出本實用新型一實施例的采集模塊工作流程圖。
具體實施方式
概括地說，本實用新型提出一種精度高、可靠性高的多通道電流或電壓的采集模 土夬，該采集模塊基于FPGA芯片控制，并通過VME總線通訊方式與上位機通訊。為此，本實用 新型的采集模塊首先包含一個基于FPGA的高精度多路電流或電壓采集單元。這一采集單 元將采集的電流轉換成電壓，經過調理電路處理后，由模/數轉換器將模擬量轉換成數字 量。采集單元內部集成A/D采樣控制器、FIFO RAM(先進先出隨機存儲器)、以及串行通信 口。測量結果可以直接通過串行總線與FPGA芯片通信并進行處理。采集單元較佳地能夠 對多路模擬電壓信號進行分時轉換，因此可對多路模擬信號進行采集。并且，本實用新型的采集模塊包含一 FPGA主處理芯片。FPGA主處理芯片可以高精 度采集電壓(如0-10伏的電壓)或電流(如4-20毫安的電壓)。在一個實施例中，FPGA 主處理芯片可配置為在主處理程序中進行8、16、32、或64位的線性修正，使采樣結果達到 最佳的采樣狀態，采樣精度達到千分之此外，本實用新型的采集模塊還包含一個VME總線接口單元，以實現FPGA主處理 芯片與VME上位機之間的通訊。下面參照附圖來描述本實用新型的具體實現的例子。圖1示出本實用新型一實施例的采集模塊整體框圖。參照圖1所示，本實施例的采 集模塊包括VME總線接口單元10、FPGA處理單元20、以及模擬量采集單元30，FPGA處理單 元20連接模擬量采集單元30和VME總線接口單元10。模擬量采集單元30用以采集模擬 信號，例如電流信號，并轉換為數字信號后輸出給FPGA處理單元20。FPGA處理單元20接 收模擬量采集單元30輸入的數字信號，對該數字信號進行誤差修正后，經VME總線接口單 元10輸出。VME總線接口單元10通過VME總線連接VME主機(圖未示)。由此，模擬量采 集單元30采集的數據經FPGA處理單元20處理后，最終經VME總線傳輸給VME主機顯示。圖2示出本實用新型一實施例的VME總線接口單元框圖。參照圖2所示，在本實 施例中，FPGA處理單元20采用的是型號為XC3S250E的FPGA芯片，它將讀入的數字量放在 內存中進行參數配置，以及誤差修正。另外，本實施例還包括一閃存，例如XCF04芯片22，其 儲存FPGA芯片運行所需的程序，且通過串行總線連接FPGA芯片。VME總線接口單元10為FPGA處理單元20與VME總線之間的接口。并且，FPGA 處理單元20與VME總線接口單元10之間設有電平轉換單元，例如TXB108光藕12，以便將 3. 3V信號與5V信號進行轉換。FPGA芯片輸出的數據經過TXB108光藕12電氣隔離后通過 VME總線發送給上位機顯示。圖3示出本實用新型一實施例的模擬量采集單元原理框圖。參照圖3所示，在本 實施例中，模擬量采集單元使用一 AD7949芯片，它是一款8通道、14位、電荷再分配、逐次 逼近型(SAR)的芯片。AD7949芯片內置模數轉換器(ADC)，并且采用單電源(VDD)供電。 AD7949芯片是使用簡單的SPI接口實現配置寄存器的寫入和轉換結果的發送，功耗與吞吐 量成正比。SPI接口使用單獨的電源(VI0)，其被設定為主邏輯電平，吞吐量高達250kSPS。 由于AD7949芯片對8通道的模擬量采取分時轉換的方式，因此在啟動轉換的同時還要進行 通道選擇。在本實施例中，在FPGA芯片與AD7949芯片之間還設有數字信號隔離單元，例如 IS07241光藕32。將一通道的模擬量進行A/D轉換后，經過IS07241光藕32的電氣隔離送入FPGA芯片中。圖4示出本實用新型一實施例的采集模塊工作流程圖。參照圖4所示，流程開始 時，根據程序，SPI閃存先進行初始化(步驟S12)。FPGA芯片上電后，進行內部緩存初始化 (步驟S14)，將外部SPI閃存的程序導入到FPGA的BRAM中(步驟S16)，進行各引腳的配 置。然后程序進入數據采集子程序，將外部8個通道的電壓信號，依次采集到AD7949芯片 的緩存中(步驟S18)。FPGA芯片將這些數據讀入到自己的緩存，根據預先設定的理論值相 比較，判斷采樣是否準確，是否需要修正(步驟S20)。如果誤差偏離允許范圍，由FPGA芯片 外部的撥碼開關，判斷FPGA芯片是8或64位的數據修正，并相應進行8至64位修正(步 驟S22)，將修正后的數據放入指定的緩存中(步驟S24)，在采樣結束(步驟S26)后，退出 采集程序。如果誤差未偏離允許范圍，則將采樣數據直接放入指定寄存器(步驟S28)，采樣 結束。FPGA芯片通過VME總線與上位機通訊，修正后的數據發送到上位機進行顯示。在本實用新型的實施例中，模擬量采用AD7949芯片實現對A/D轉換器的采樣，且 充分利用了 FPGA芯片的高速度和高可靠性，從而解決了傳統中用單片機控制時速度慢的 問題。FPGA具有靈活的編程方式，簡單方便的編程環境，易學易用，大大提高工作效率，縮短 研制周期。本設計可用于高速應用領域和實時監控方面。雖然本實用新型已以較佳實施例揭示如上，然其并非用以限定本實用新型，任何 本領域技術人員，在不脫離本實用新型的精神和范圍內，當可作些許的修改和完善，因此本 實用新型的保護范圍當以權利要求書所界定的為準。
權利要求一種基于FPGA的模擬量采集模塊，其特征在于包括模擬量采集單元，用以采集模擬信號并轉換為數字信號后輸出；VME總線接口單元，通過VME總線連接VME主機；FPGA處理單元，連接該模擬量采集單元與該VME總線接口單元，該FPGA處理單元接收該模擬量采集單元輸入的數字信號，對該數字信號進行誤差修正后經該VME總線接口單元輸出給該VME主機。
2.如權利要求1所述的基于FPGA的模擬量采集模塊，其特征在于，所述模擬量采集單 元為AD7949芯片。
3.如權利要求1所述的基于FPGA的模擬量采集模塊，其特征在于，還包括數字信號隔 離單元，連接在該FPGA處理單元與該模擬量采集單元之間。
4.如權利要求1所述的基于FPGA的模擬量采集模塊，其特征在于，還包括電平轉換單 元，連接在該FPGA處理單元與該VME總線接口單元之間。
5.如權利要求1所述的基于FPGA的模擬量采集模塊，其特征在于，還包括閃存，連接該 FPGA處理單元。
專利摘要本實用新型涉及一種基于FPGA的模擬量采集模塊，包括模擬量采集單元、VME總線接口單元以及FPGA處理單元。模擬量采集單元用以采集模擬信號并轉換為數字信號后輸出。VME總線接口單元通過VME總線連接VME主機。FPGA處理單元連接該模擬量采集單元與該VME總線接口單元，該FPGA處理單元接收該模擬量采集單元輸入的數字信號，對該數字信號進行誤差修正后經該VME總線接口單元輸出給該VME主機。
文檔編號G05B19/05GK201698207SQ20102022103
公開日2011年1月5日 申請日期2010年6月8日 優先權日2010年6月8日
發明者李文榮, 李明, 楊勇兵, 沈璐璐, 許峰, 都勁松, 黃滔 申請人:中國船舶重工集團公司第七一一研究所