專利名稱：可編程多回路時間控制器的制作方法
技術領域：
本實用新型涉及一種可編程多回路時間控制器。
背景技術：
基于時間順序的過程控制電氣模塊大多采用多個時間繼電器組合，以滿足各個工序開關的順序、聯鎖控制。這種電氣控制模塊，應用電路繁雜、可靠性低，成本高、體積大、用戶調試也不方便。
發明內容本實用新型的目的在于克服現有技術的缺陷，提供一種成本低、應用電路簡單、使用方便的可編程多回路時間控制器。為實現上述目的，本實用新型采用一種可編程多回路時間控制器，包括CPU主控單元、電源單元、總延時時間設置電路、至少一路分路延時時間設置電路、總回路繼電器輸出電路，至少一路分路繼電器輸出電路和數顯電路，所述的總延時時間設置和分路延時時間設置電路的輸出端與所述的CPU主控單元的I/O 口相連接，所述的總回路繼電器輸出電路、分路繼電器輸出電路和數顯電路的控制端與所述的CPU主控單元的I/O 口相連接。特別地，可編程多回路時間控制器還包括數據存儲電路，與CPU主控單元的I/O 口連接。特別地，可編程多回路時間控制器還包括復位電路和暫停電路，其輸出端與所述 CPU主控單元的I/O 口連接。特別地，所述的數顯電路包括總延時時間數顯電路、分路延時時間數顯電路，其控制端與所述的CPU主控單元的I/O 口連接。特別地，可編程多回路時間控制器還包括時基設置電路，其輸出端與所述CPU主控單元的I/O 口連接。本實用新型和現有技術的區別在于利用CPU主控單元，代替多個時間繼電器的組合實現多個控制回路的循環控制，并可輸出不同動作模式，不僅簡化了電氣連接，提高了可靠性，降低了成本，而且各控制參數數字顯示，簡單易用。
圖1是本實用新型實施例電路方框示意圖。
具體實施方式
如圖1所示，可編程多回路時間控制器包括CPU主控單元、電源單元、總延時時間設置電路、至少一路分路延時時間設置電路、總回路繼電器輸出電路，至少一路分路繼電器輸出電路、數顯電路、數據存儲電路、時基設置電路、復位電路和暫停電路。總延時時間設置電路、分路延時時間設置電路的輸出端連接至CPU主控單元的I/O 口。數顯電路包括總延時時間數顯電路、分路延時時間數顯電路，數顯電路控制端包括段碼控制端和位選信號控制端，其與所述的CPU主控單元的I/O 口連接。為了節省CPU主控單元的I/O 口資源，上述設置電路的輸出端與數顯電路的位選信號控制端可復用連接至CPU主控單元的I/O 口。總回路繼電器輸出電路、分路繼電器輸出電路的控制端與CPU主控單元的I/O 口相連接。繼電器輸出電路的常開觸點可分別接入電氣控制總回路與分回路。數據存儲電路與CPU主控單元的I/O 口連接。時基設置電路、復位電路和暫停電路的輸出端與CPU主控單元的I/O 口連接。電源單元還可設置有掉電記憶電路。 利用CPU主控單元內置的定時器/計數器，結合軟件延時，實現多路延時按順序控制繼電器輸出，并在總延時時間到達之前循環。各繼電器可按不同的工作模式動作。延時時間參數的調整范圍為0. 01秒 9999小時。時基設置電路可將時間調整步長控制在0. 01 秒、0. 1秒、1秒、1分或1小時。當檢測到可編程多回路時間控制器斷電或其中的暫停電路有信號輸入時，CPU主控單元將當前的計時時間參數傳送至數據存儲電路，待再次開機/暫停電路斷開時，可編程多回路時間控制器自記憶的計時時間起繼續計時。根據上述原理，對 CPU主控單元進行編程，以實現相關功能。
權利要求1.一種可編程多回路時間控制器，其特征在于包括CPU主控單元、電源單元、總延時時間設置電路、至少一路分路延時時間設置電路、總回路繼電器輸出電路，至少一路分路繼電器輸出電路和數顯電路，所述的總延時時間設置和分路延時時間設置電路的輸出端與所述的CPU主控單元的I/O 口相連接，所述的總回路繼電器輸出電路、分路繼電器輸出電路和數顯電路的控制端與所述的CPU主控單元的I/O 口相連接。
2.根據權利要求1所述的可編程多回路時間控制器，其特征在于可編程多回路時間控制器還包括數據存儲電路，與CPU主控單元的I/O 口連接。
3.根據權利要求2所述的可編程多回路時間控制器，其特征在于可編程多回路時間控制器還包括復位電路和暫停電路，其輸出端與所述CPU主控單元的I/O 口連接。
4.根據權利要求1或2或3所述的可編程多回路時間控制器，其特征在于所述的數顯電路包括總延時時間數顯電路、分路延時時間數顯電路，其控制端與所述的CPU主控單元的I/O 口連接。
5.根據權利要求1或2或3所述的可編程多回路時間控制器，其特征在于可編程多回路時間控制器還包括時基設置電路，其輸出端與所述CPU主控單元的I/O 口連接。
6.根據權利要求4所述的可編程多回路時間控制器，其特征在于可編程多回路時間控制器還包括時基設置電路，其輸出端與所述CPU主控單元的I/O 口連接。
專利摘要本實用新型涉及一種可編程多回路時間控制器，包括CPU主控單元、電源單元、總延時時間設置電路、至少一路分路延時時間設置電路、總回路繼電器輸出電路，至少一路分路繼電器輸出電路和數顯電路，所述的總延時時間設置和分路延時時間設置電路的輸出端與所述的CPU主控單元的I/O口相連接，所述的總回路繼電器輸出電路、分路繼電器輸出電路和數顯電路的控制端與所述的CPU主控單元的I/O口相連接。本實用新型利用CPU主控單元，代替多個時間繼電器的組合實現多個控制回路的循環控制，并可輸出不同動作模式，不僅簡化了電氣連接，提高了可靠性，降低了成本，而且各控制參數數字顯示，簡單易用。
文檔編號G05B19/02GK202008587SQ201020104979
公開日2011年10月12日 申請日期2010年1月26日 優先權日2010年1月26日
發明者廖君德, 張彭春, 李永方, 洪全標, 胡志興, 胡志林 申請人:欣靈電氣股份有限公司