驅動電路的制作方法

專利名稱：驅動電路的制作方法
技術領域：
本發明屬于半導體集成電路技術領域，特別涉及一種驅動電路。
背景技術：
隨著科技的快速發展，微處理器、光傳輸、智能路由器以及網絡技術的性能正在不 斷受到I/O接口電路的限制。通過采用硅工藝，已經使得芯片內部的時鐘頻率能夠達到兆 赫茲(GHz)以上，但是既便如此，目前驅動片外電路的速度無法達到GHz以上的頻率，其原 因在于驅動阻抗的存在使得高頻電路必須能夠很好地散熱，這樣必然會提高芯片本身的散 熱成本和封裝成本。低壓差分信號(LowVoltage Differential Signaling，簡稱為 LVDS)是一種低擺 幅的差分信號技術，通過該信號技術，信號能在差分線對或者平衡電纜上以幾百Mbps的速 率傳輸，由于該信號具有低壓擺幅和恒流輸出的特性，因此該信號具有低噪聲和低功耗等 優勢。圖1是現有技術中LVDS輸出接口驅動電路的示意圖。如圖1所示，M12和M6構 成鏡像電流源；Mil、M5用來接收共模反饋信號來控制M5和M6流過的電流，從而達到控制 輸出的目的；M1、M2、M3和M4構成電流控制開關；Ml和M3的柵極相連并與正的輸入端VINP 相連；M2、M3的柵極相連并與負的輸入端VINN相連。在圖1所示的電路結構中，需要通過共模反饋信號來控制M5和M6的流經電流，由 于反饋信號的并不夠穩定，會出現電壓的波動(BIAS出現波動)，導致LVDS驅動電路不能精 確控制工作電流，使得LVDS驅動電路不能夠得到期望的輸出電壓。針對相關技術中LVDS驅動電路不能夠得到期望的輸出電壓的問題，目前尚未提 出有效的解決方案。

發明內容
針對相關技術中LVDS驅動電路不能夠得到期望的輸出電壓的問題，本發明提出 了一種驅動電路，能夠借助專門的電路輸出穩定、且電壓可控的偏置信號，使得驅動電路能 夠輸出期望的電壓。本發明的技術方案是這樣實現的一種驅動電路，包括第一電路，用于輸出電壓可控的偏置信號；偏置晶體管，用于接收所述偏置信號，并產生偏置電流；第一開關晶體管組，用于接收來自所述偏置晶體管的所述偏置電流，并與第二電 路相連接，利用所述偏置電流控制所述第二電路的輸出電壓。其中，所述偏置晶體管的柵極與所述第一電路相連接。優選地，所述第二電路與所述第一開關晶體管組中的晶體管的漏極相連接。其中，所述第二電路為互補金屬氧化物半導體電路。
其 中，所述第二電路包括正向輸出電壓端和負向輸出電壓端，其中，所述正向輸出 電壓端用于輸出正向輸出電壓，所述負向輸出電壓端用于輸出負向輸出電壓。優選地，所述第二電路還包括第二開關晶體管組，串聯在所述第二電路的正向輸出電壓端與負向輸出電壓端之 間。另外，所述第二電路還包括至少一個電阻器，與所述第二開關晶體管組串聯。其中，所述至少一個電阻器包括第一電阻器和第二電阻器，其中，所述第一電阻器 串聯在所述第二開關晶體管組與所述正向輸出電壓端之間，所述第二電阻器串聯在所述第 二開關晶體管組與所述負向輸出電壓端之間。借助于本發明的上述技術方案，能夠通過專門的電路輸出穩定、且電壓可控的偏 置信號，使得驅動電路能夠在穩定信號的控制下輸出期望的電壓，避免相關技術中電壓輸 出不理想的問題。


圖1為現有技術中LVDS驅動電路原理圖；圖2為根據本發明實施例的驅動電路的結構框圖；圖3為根據本發明實施例的LVDS驅動電路原理圖；圖4為根據本發明實施例的第一電路的一個實例圖。
具體實施例方式為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及具體實施 例，對本發明進行進一步詳細說明。應該理解，此處所描述的具體實施例僅用于解釋本發 明，并不用于限定本發明。圖2是根據本發明實施例的驅動電路的結構框圖，如圖2所示，該驅動電路包括第一電路1，用于輸出電壓可控的偏置信號，該電路用于產生偏置所需的控制信 號；偏置晶體管2，與第一電路1相連接，用于接收偏置信號，并產生偏置電流，具體 地，偏置晶體管的柵極與第一電路相連接；第一開關晶體管組3，用于接收來自偏置晶體管的偏置電流，并與第二電路4相連 接，利用偏置電流控制第二電路4的輸出電壓，具體地，第二電路4與第一開關晶體管組3 中的晶體管的漏極相連接。借助于本發明的上述技術方案，通過外部電路(即上文所述的第一電路)控制 LVDS的偏置電流，從而精確控制LVDS輸出擺幅，使得驅動電路能夠輸出滿足要求的信號。其中，第二電路包括正向輸出電壓端和負向輸出電壓端，其中，正向輸出電壓端用 于輸出正向輸出電壓，負向輸出電壓端用于輸出負向輸出電壓，這樣，第二電路4還包括第 二開關晶體管組和至少一個電阻器，具體地，第二開關晶體管組串聯在第二電路的正向輸 出電壓端與負向輸出電壓端之間，至少一個電阻器，與第二開關晶體管組串聯，例如，至少 一個電阻器可以包括第一電阻器和第二電阻器，其中，第一電阻器串聯在第二開關晶體管組與正向輸出電壓端之間，第二電阻器串聯在第二開關晶體管組與負向輸出電壓端之間。 這樣，該驅動電路就為LVDS驅動電路。另外，該第二電路可以為互補金屬氧化物半導體電路。在具體實現過程中，如果該 驅動電路已經利用上述方法組成LVDS驅動電路，對于該LVDS驅動電路，可以將第二開關晶 體管組的所有晶體管開關斷開，并在第一開關晶體管組3的晶體管的上連接互補金屬氧化 物半導體(CMOS)電路。可以看出，通過設置第二開關晶體管電路，可以切斷LVDS輸出，使得驅動電路能 夠以其它輸出標準輸出信號，例如，可以將信號根據相關標準輸出給CMOS電路，達到有效 控制數據輸出格式的目的。
下面舉例對本發明實施例進行說明。圖3是根據本發明實施例的LVDS驅動電路原理圖，如圖3所示，該LVDS驅動電路 主要包括反饋控制單元10、偏置單元20、電流開關單元30、共模輸出控制單元40和采樣單 元50。下面對各單元進行說明。反饋控制單元10，由第五晶體管M5組成，M5的漏極與第一晶體管Ml和第二晶體 管M2的漏極連接，M5的柵極與反饋信號FB連接，M5的源極和襯底與電源連接，該反饋信號 FB控制流過Ml的電流，進而控制輸出共模電壓，其中，反饋信號FB可以通過采樣M點的電 壓得到。偏置單元20 (即上文所述的偏置晶體管2)，由第六晶體管M6組成，M6的漏極與第 三晶體管M3的源極和第四晶體管M4的源極連接，M6的柵極與偏置信號BIAS (該偏置信號 BIAS由上文所述的第一電路輸出)連接，M6的源極和襯底與地電平連接，該偏置信號BIAS 用于控制工作電流(即上文所述的偏置電流)的大小。例如，第一電路可以是如4所示的 電流值可調節的電流鏡，偏置晶體管M6的柵極和第一電路中的M12的柵極相連。電流開關單元30 (對應于上文所述的第一開關晶體管組3)，由第一晶體管Ml、第 二晶體管M2、第三晶體管M3和第四晶體管M4組成，第一晶體管Ml的漏極和第二晶體管M2 的漏極相連，并且第一晶體管Ml的漏極與第五晶體管M5的源極相連，第三晶體管M3的漏 極與第一晶體管Ml的源極相連，第四晶體管M4的漏極與第二晶體管M2的源極相連，第三 晶體管的源極和第四晶體管的源極與第六晶體管的漏極相連，第一晶體管的柵極和第三晶 體管的柵極與正的輸入端VINP相連，第二晶體管的柵極和第四晶體管的柵極與負的輸入 端VINN相連，晶體管M1、M2、M3和M4的襯底均與地電平相連，其中VINP和VINN由外部信 號控制。 共模輸出控制單元40 (對應于上文所述的第二開關晶體管組)，由第七晶體管M7、 第八晶體管M8、第九晶體管M9和第十晶體管MlO組成，第七晶體管M7的漏極與第八晶體管 M8的源極相連，并且和電阻Rl的一端相連，第九晶體管M9的漏極和第十晶體管MlO的源極 相連，并且和電阻R2的一端相連；第七晶體管M7的源極和第八晶體管M8的漏極相連，并且 和第九晶體管M9的源極以及第十晶體管MlO的漏極相連，第七晶體管M7的柵極和第九晶 體管M9的柵極相連并且和控制信號IN+相連，第八晶體管M8的柵極和第十晶體管MlO的 柵極相連并且和控制信號IN-相連，晶體管M7和M9的襯底均與地電平相連，M8和MlO的 襯底均與電源相連。其中，控制信號IN+和IN-由外接控制電路實現，當需要LVDS輸出時， 它們使開關管導通，當不需要LVDS輸出，控制電路控制其改變其電平，使得開關管關斷。
采樣單元50，由共模采樣電阻Rl、R2組成，Rl的一端與0UTP(即上文所述的正向 輸出電壓端)相連，Rl的另一端與M7的漏極以及M8的源極相連，R2的一端與0UTN(即上 文所述的負向輸出電壓端)相連，R2的另一端與M9的漏極以及MlO的源極組成。上述LVDS驅動電路中 ，由第五晶體管M5組成的控制單元，通過采樣電阻Rl和R2 之間的共模電壓然后經共模反饋回來的信號控制形成負反饋，從而控制共模輸出電壓穩 定；由第六晶體管M6組成的偏置單元，用于產生電路的偏置電流；由第一晶體管Ml、第二晶 體管M2、第三晶體管M3和第四晶體管M4組成的電流開關單元，用于控制流過Rl、R2的電 流方向；由第七晶體管M7、第八晶體管M8、第九晶體管M9和第十晶體管MlO組成的共模輸 出控制開關，用于控制是否采樣LVDS輸出電壓；由共模采樣電阻R1、R2組成的采樣單元，用 于采樣LVDS輸出共模電壓。圖3所示的LVDS驅動電路的工作原理如下在正常工作時，反饋控制單元10用于 接收反饋得到的控制信號，從而可以調整工作電流的大小，從而控制LVDS輸出電壓擺幅； 偏置單元20由外部電路(即上文所述的第一電路)生成，可以根據需要精確調整；電流開 關單元30由Ml、M2、M3以及M4組成，在正半周期，Ml和M3導通，M2和M4截止，在負半周 期，M2和M4導通，Ml和M3截止，從而流過外接電阻的電流變換方向，達到輸出反向結果； 共模輸出控制單元40用于控制LVDS信號是否輸出，例如，當共模輸出控制單元40中的M7、 M8、M9和MlO全部導通時，圖3所示的電路輸出LVDS信號，當共模輸出控制單元40中的M7、 M8、M9和MlO全部截斷(斷開)時，圖3所示的電路可以輸出CMOS信號；采樣單元50通過 采樣LVDS輸出相反信號的共模電平，進而提供給其它反饋電路，控制反饋控制單元10，達 到穩定輸出共模電平的目的。綜上所述，借助于本發明的上述技術方案，通過外部電路(第一電路)控制LVDS 的偏置電流，能夠精確控制LVDS輸出擺幅，使得驅動電路能夠輸出滿足要求的信號；另外， 通過設置第二開關晶體管電路，使得本發明的驅動電路可以具有多種輸出形式，通過切斷 LVDS輸出，就能夠使得驅動電路以其它輸出標準輸出信號，例如，可以將信號根據相關標準 輸出給CMOS電路，達到有效控制數據輸出格式的目的，使驅動電路能夠為多種其他電路提 供期望的信號輸出，使得驅動電路具備更全面的功能和更廣的適用范圍。以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精 神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
權利要求
1.一種驅動電路，其特征在于，包括第一電路，用于輸出電壓可控的偏置信號；偏置晶體管，用于接收所述偏置信號，并產生偏置電流；第一開關晶體管組，用于接收來自所述偏置晶體管的所述偏置電流，并與第二電路相 連接，利用所述偏置電流控制所述第二電路的輸出電壓。
2.根據權利要求1所述的驅動電路，其特征在于，所述偏置晶體管的柵極與所述第一 電路相連接。
3.根據權利要求1所述的驅動電路，其特征在于，所述第二電路與所述第一開關晶體 管組中的晶體管的漏極相連接。
4.根據權利要求1所述的驅動電路，其特征在于，所述第二電路為互補金屬氧化物半 導體電路。
5.根據權利要求1所述的驅動電路，其特征在于，所述第二電路包括正向輸出電壓端 和負向輸出電壓端，其中，所述正向輸出電壓端用于輸出正向輸出電壓，所述負向輸出電壓 端用于輸出負向輸出電壓。
6.根據權利要求5所述的驅動電路，其特征在于，所述第二電路還包括第二開關晶體管組，串聯在所述第二電路的正向輸出電壓端與負向輸出電壓端之間。
7.根據權利要求5所述的驅動電路，其特征在于，所述第二電路還包括至少一個電阻器，與所述第二開關晶體管組串聯。
8.根據權利要求7所述的驅動電路，其特征在于，所述至少一個電阻器包括第一電阻 器和第二電阻器，其中，所述第一電阻器串聯在所述第二開關晶體管組與所述正向輸出電 壓端之間，所述第二電阻器串聯在所述第二開關晶體管組與所述負向輸出電壓端之間。
全文摘要
本發明提供一種驅動電路，包括第一電路，用于輸出電壓可控的偏置信號；偏置晶體管，用于接收偏置信號，并產生偏置電流；第一開關晶體管組，用于接收來自偏置晶體管的偏置電流，并與第二電路相連接，利用偏置電流控制第二電路的輸出電壓。本發明通過外部電路控制LVDS的偏置電流，從而精確控制LVDS輸出擺幅，使得驅動電路能夠輸出滿足要求的信號。
文檔編號G05F1/56GK102109869SQ20101059272
公開日2011年6月29日 申請日期2010年12月8日 優先權日2010年12月8日
發明者丁瑞雪, 劉簾曦, 李婭妮, 楊超, 楊銀堂 申請人:西安電子科技大學