專利名稱：提高多路大電流匹配度的電路的制作方法
技術領域：
本發明涉及一種多路大電流匹配電路，尤其涉及一種提高多路大電流匹配度的電路。
背景技術：
圖1是現有技術中的CMOS多路電流鏡像電路，如圖1所示，該電路有多個共源-共柵的晶體管連接而成，基準電流Iin被鏡像到各個電流源輸出Iol-Ion。由于CMOS器件的匹配性能較差，因此輸出電流和基準電流之間存在較大的失配。特別是當輸出電流較大時，例如幾十毫安，或者幾百毫安時，因為需要較大驅動管，所以驅動管間的中心距離相對較遠， 這樣進一步加劇了輸出電流的失配問題。圖2是現有技術中的PMOS電流鏡像電路，請參見圖2，同時通過在放大器的兩輸入端連接匹配電阻R1、R2實現大比例鏡像，最后輸出大電流的電路。因為小電流PMOS電流鏡中PMOS尺寸較小，所以PMOS之間的工藝偏差相對較小。另外在放置PMOS器件是可以做一定的匹配處理，這樣可以進一步降低PMOS電流鏡之間的誤差，但是PMOS器件的工藝偏差還是存在的，也就是PMOS電流鏡的輸出電流Iol-Ion還是會有一定的偏差。通過電阻匹配能夠降低大比例鏡像電流Iol-Ion之間的匹配誤差，但是運放輸入端的失調電壓會導致最終的電流輸出之間的電流失配。
發明內容
本發明的目的是提供一提高多路大電流匹配度的電路，它解決了現有技術中由于晶體管之間的偏差導致的鏡像電流與基準電流失配的問題，它與現有技術相比具有輸出電流與基準電流匹配度高的優點。本發明的上述目的是通過以下技術方案實現的 一種提高多路大電流匹配度的電路，其中，包括
一電流鏡，用于將基準電流鏡像成N個與所述基準電流相等的鏡像電流，其中，N為大于1的整數；
一電流循環切換陣列，具有N個鏡像電流輸入端和N個循環電流輸出端，每一鏡像電流輸入端與每一所述鏡像電流一一對應，且每一所述鏡像電流輸入端與每一所述循環電流輸出端之間均接有一控制開關；
一電流斬波模塊，用于將所述N個循環電流輸出端的輸出電流鏡像為N路電流源。上述提高多路大電流匹配度的電路，其中，所述電流鏡包括 一第二基準PMOS管的漏極與柵極均與所述基準電流輸入端相連；
一第一基準PMOS管的漏極與柵極均與所述第二基準PMOS管的源極相連； N個第一鏡像PMOS管與所述第一基準PMOS管共源共柵連接； N個第二鏡像PMOS管與所述第二基準PMOS管共柵連接；
所述每一第一鏡像PMOS管的漏極與一所述第二鏡像PMOS管的源極一一對應連接； 所述N個第二鏡像PMOS管的漏極分別輸出N路鏡像電流。
上述提高多路大電流匹配度的電路，其中，所述電流循環切換陣列
在任一時鐘周期內，任一所述鏡像電流輸入端連接的N個控制開關中有一控制開關閉合，在同一時鐘周期內，任一所述循環電流輸出端有且僅有一所述鏡像電流輸入端與其導通，且在N個時鐘周期內，任一所述循環電流輸出端與所述N個鏡像電流輸入端各導通一次。上述提高多路大電流匹配度的電路，其中，所述電流斬波模塊包括 一斬波運放，其正輸入端與所述循環電流輸出端相連；
一電流驅動管，其柵極與所述斬波運放的輸出端相連，源極與所述斬波運放的負輸入端相連，漏極為所述電流源的輸出端；
第一電阻，其一端接地，另一端與所述斬波運放正輸入端連接； 第二電阻，其一端接地，另一端與所述電流驅動管的柵極連接。上述提高多路大電流匹配度的電路，其中，所述斬波運放包括
一第一單刀雙擲開關的輸入端為所述斬波運放的正輸入端，所述第一單刀雙擲開關的兩輸出端分別與一雙入雙出運放的兩輸入端相連；
一第二單刀雙擲開關的輸入端為所述斬波運放的負輸入端，所述第二單刀雙擲開關的兩輸出端分別與所述雙入雙出運放的兩輸入端相連；
一第一切換開關的一端與所述雙入雙出運放的負輸出端相連，所述第一切換開關的另一端為所述斬波運放的輸出端；
一第二切換開關的一端與所述雙入雙出運放的正輸出端相連，所述第二切換開關的另一端為所述斬波運放的輸出端；
兩時鐘信號輸入端輸入兩反相時鐘信號第一時鐘信號和第二時鐘信號，所述第一時鐘信號控制所述第一單刀雙擲開關和第一切換開關；所述第二時鐘信號控制所述第二單刀雙擲開關和所述第二切換開關。上述提高多路大電流匹配度的電路，其中，所述第一時鐘信號為高電平時第一切換開關閉合且第一單刀雙擲開關接通所述斬波運放的反相輸入端與所述雙入雙出運放的同相輸入端，否則，第一切換開關斷開且第一單刀雙擲開關接通所述斬波運放的反相輸入端與所述雙入雙出運放的反相輸入端；所述第二時鐘信號為高電平時第二切換開關閉合且第二單刀雙擲開關接通所述斬波運放的同相輸入端與所述雙入雙出運放的同相輸入端，否貝U，第二切換開關斷開且第二單刀雙擲開關接通所述斬波運放的同相輸入端與所述雙入雙出運放的反相輸入端。上述提高多路大電流匹配度的電路，其中，所述雙入雙出運放具有失調電壓，所述失調電壓的值為Voff，在第二時鐘信號為高電平時，所述雙入雙出運放的正輸入端的電壓比負輸入端的電壓高Voff ；在第一時鐘信號為高電平時，所述雙入雙出運放的負輸入端的電壓比正輸入端的電壓高VofT。由于采用了上述技術方案，本發明提高多路大電流匹配度的電路消除了現有技術中由于晶體管之間的偏差對匹配精度所造成的影響，提供了一種將小電流鏡像輸出電流經過周期循環切換以消除晶體管之間的工藝偏差對匹配度所造成的影響的電路。
5
圖1是現有技術中的CMOS多路電流鏡像電路； 圖2是現有技術中的PMOS電流鏡像電路；
圖3是本發明提高多路大電流匹配度的電路的電路結構示意圖； 圖4是本發明提高多路大電流匹配度的電路的電流鏡的電路圖； 圖5是本發明提高多路大電流匹配度的電路的控制開關電路圖； 圖6是本發明提高多路大電流匹配度的電路的控制電路的電路圖； 圖7是本發明提高多路大電流匹配度的電路的控制開關的時序圖； 圖8是本發明提高多路大電流匹配度的電路的電流斬波模塊的電路圖； 圖9是本發明提高多路大電流匹配度的電路的兩反向時鐘信號時序圖； 圖10是本發明提高多路大電流匹配度的電路的斬波運放的電路結構圖。
具體實施例方式下面結合附圖對本發明的具體實施方式
作進一步的說明 實施例(一)
圖3是本發明提高多路大電流匹配度的電路的電路結構示意圖，請參見圖3、圖5，一種提高多路大電流匹配度的電路，其中，包括
一電流鏡1，用于將基準電流源4鏡像成N個與基準電流源4的基準電流相等的鏡像電流，其中，N為大于1的整數，電流鏡1可以采用PMOS電流鏡，PMOS電流鏡具有工藝偏差較小，使鏡像電流與基準電流源4的基準電流之間工藝偏差較小。其中，電流鏡1也可以采用NMOS電流鏡，同樣可以達到使鏡像電流與基準電流源 4的基準電流之間工藝偏差較小的效果。圖5是本發明提高多路大電流匹配度的電路的控制開關電路圖，請參見圖5，一電流循環切換陣列2，具有N個鏡像電流輸入端21和N個循環電流輸出端22，每一鏡像電流輸入端21與每一鏡像電流一一對應，且每一鏡像電流輸入端21與每一循環電流輸出端22 之間均接有一控制開關Kl、K2……Kn，控制開關Kl、Κ2……Kn的數量一共為N2個，通過電流循環切換陣列2的循環切換后，每一循環電流輸出端22輸出的電流均為N個鏡像電流輸入端21輸入的鏡像電流的平均值，從而起到消除晶體管的偏差所造成的循環電流輸出端 22輸出的電流與基準電流源4的基準電流不匹配。N個電流斬波模塊3，用于將N個循環電流輸出端22的輸出電流鏡像為N路電流源32，采用電流斬波模塊3可以有效消除鏡像過程中循環電流輸出端22輸出的電流與N路電流源32之間的誤差。本發明提高多路大電流匹配度的電路的工作方式為電流鏡1將輸入的基準電流源4的基準電流鏡像成N個與基準電流源4的基準電流相等的鏡像電流并且將鏡像電流送入電流循環切換陣列2，電流循環切換陣列2經過循環切換使在N個時鐘周期內每一循環電流輸出端22輸出的電流均為N個鏡像電流輸入端21輸入的鏡像電流的平均值，電流斬波模塊3將N個循環電流輸出端22輸出的電流鏡像成N路電流源32。實施例(二)
圖4是本發明提高多路大電流匹配度的電路的電流鏡的電路圖，請參見圖4，在上述實施例的基礎上，本發明提高多路大電流匹配度的電路的電流鏡包括一第二基準PMOS管112的漏極與柵極均與基準電流源4相連；一第一基準PMOS管111 的漏極與柵極均與第二基準PMOS管112的源極相連；N個第一鏡像PMOS管113與第一基準PMOS管111共源共柵連接，共源共柵連接保證N個第一鏡像PMOS管113的漏極電流相同；N個第二鏡像PMOS管114與第二基準PMOS管112共柵連接；每一第一鏡像PMOS管113 的漏極與一第二鏡像PMOS管114的源極一一對應連接，由于N個第一鏡像PMOS管113的漏極電流相同，且N個第二鏡像PMOS管114與第二基準PMOS管112采用共柵方式連接，則 N個第二鏡像PMOS管114的漏極的電流相同；N個第二鏡像PMOS管114的漏極分別輸出N 路鏡像電流。電流鏡1將基準電流源4的基準電流鏡像成N路鏡像電流；其中，本實施例中的 PMOS管也可以采用NMOS管來代替，同樣可以起到將基準電流源4的基準電流鏡像成N路電流的作用。實施例(三)
圖5是本發明提高多路大電流匹配度的電路的控制開關電路圖，圖6是本發明提高多路大電流匹配度的電路的控制電路的電路圖，圖7是本發明提高多路大電流匹配度的電路的控制開關的時序圖，請參見圖5、圖6、圖7，在實施例一的基礎上，本發明提高多路大電流匹配度的電路的電流切換陣列包括
N個鏡像電流輸入端21分別為Al、A2……An，N個循環電流輸出端22分別為Bi、 B2……&1，任一鏡像電流輸入端Am (其中，0 <m彡n，且m、n均為自然數)與每一循環電流輸出端Blln之間均接有一控制開關Kn，控制開關Kn共有N2個；每一鏡像電流輸入端Am 均通過N個控制開關Kl、Κ2……Kn與N個循環電流輸出端BfBn相連，任一鏡像電流輸入端Am分別依次通過控制開關K (n-m+l)、K (n-m+2)……Κη、Κ1、Κ2……K (n_m)與N個循環電流輸出端Blln相連。N個D觸發器D觸發器D1、D2、D3……Dn ；D觸發器D (n_l)的輸出端與觸發器Dn 的輸入端Mll相連，觸發器Dn的輸出端與觸發器Dl的輸入端Mll相連，其中N為大于1 的整數；N個D觸發器D1、D2、D3……Dn的時間脈沖輸入端243輸入時間脈沖；觸發器的使能信號對觸發器Dl進行置位，對觸發器D2……Dn進行清零；N個D觸發器D1、D2、D3……Dn 的N個輸出端M12按照D觸發器Dl到Dn的連接順序輸出一個時鐘周期的高電平，每N個時鐘周期進行一次循環。觸發器Dl輸出端M12產生Kl開關控制信號、……觸發器Db輸出端M12產生Kn開關控制信號，觸發器的輸出高電平控制相應的控制開關閉合，否則，控制開關Kn斷開；使得在任一時鐘周期內，任一鏡像電流輸入端21連接的N個控制開關K1、 K2……Kn中有一控制開關閉合，在同一時鐘周期內，任一循環電流輸出端22有且僅有一鏡像電流輸入端21與其導通，且在N個時鐘周期內，任一循環電流輸出端22與N個鏡像電流輸入端A1、A2……An各導通一次；經過N個時鐘周期之后，每一循環電流輸出端22輸出的電流的平均值相同，即使N個鏡像電流輸入端21和N個循環電流輸出端22之間因為電流鏡1之間的失調存在電流的偏差，但是經過N個時鐘周期后，每一循環電流輸出端22輸出的電流的平均值是相同的。這樣通過電流的循環切換實現最終的輸出平均電流和電流鏡1 之間的失調不相關，從而電流循環切換開關陣列2的循環電流輸出端22輸出的電流的平均電流具有更好的匹配性。實施例(四)圖8是本發明提高多路大電流匹配度的電路的電流斬波模塊的電路圖，圖9是本發明提高多路大電流匹配度的電路的兩反向時鐘信號時序圖，請參見圖8、圖9，在上述實施例的基礎上，本發明提高多路大電流匹配度的電路的電流斬波模塊包括
一斬波運放34，其正輸入端342與循環電流輸出端22相連，一電流驅動管33，其柵極與斬波運放34的輸出端341相連，源極與斬波運放34的負輸入端343相連，漏極與電流源 32相連，其中，如果在實施例二中采用的是PMOS管則電流驅動管33采用NMOS管，如果實施例二中采用的是NMOS管，則電流驅動管33采用PMOS管；第一電阻35，其一端接地，另一端與斬波運放正輸入端342連接；第二電阻36，其一端接地，另一端與電流驅動管33的柵極連接；電流斬波模塊3將N個循環電流輸出端22的輸出電流鏡像為N路電流源32。實施例(五)
圖9是本發明提高多路大電流匹配度的電路的兩反向時鐘信號時序圖，圖10是本發明提高多路大電流匹配度的電路的斬波運放的電路結構圖，請參見圖9、圖10，在上述實施例的基礎上本發明提高多路大電流匹配度的電路的斬波運放包括
一第一單刀雙擲開關501的輸入端為斬波運放34的正輸入端342，第一單刀雙擲開關 501的兩輸出端分別與一雙入雙出運放503的兩輸入端相連；
一第二單刀雙擲開關502的輸入端為斬波運放34的負輸入端343，第二單刀雙擲開關 502的兩輸出端分別與雙入雙出運放503的兩輸入端相連；
通過控制第一單刀雙擲開關501和第二單刀雙擲開關502可以控制斬波運放34的兩輸入端與雙入雙出運放503的兩輸入端之間的連接關系；
一第一切換開關505的一端與雙入雙出運放503的負輸出端相連，第一切換開關505 的另一端為斬波運放34的輸出端341 ；
一第二切換開關504的一端與雙入雙出運放503的正輸出端相連，第二切換開關504 的另一端為斬波運放34的輸出端341 ；
通過控制第一切換開關505和第二切換開關504可以控制斬波運放34的輸出端與雙入雙出運放503的兩輸出端之間的連接關系；
兩時鐘信號輸入端輸入兩反相時鐘信號第一時鐘信號371和第二時鐘信號372，第一時鐘信號371控制第一單刀雙擲開關501和第一切換開關505 ；第二時鐘信號372控制第二單刀雙擲開關502和第二切換開關504。第一時鐘信號371為高電平時第一切換開關505閉合且第一單刀雙擲開關501接通斬波運放34的正相輸入端342與雙入雙出運放503的同相輸入端，否則，第一切換開關 505斷開且第一單刀雙擲開關501接通斬波運放；34的反相輸入端343與雙入雙出運放503 的反相輸入端；第二時鐘信號372為高電平時第二切換開關504閉合且第二單刀雙擲開關 502接通斬波運放34的同相輸入端342與雙入雙出運放503的同相輸入端，否則，第二切換開關504斷開且第二單刀雙擲開關502接通斬波運放34的同相輸入端342與雙入雙出運放503的反相輸入端，使得第一時鐘信號371為高電平時雙入雙出運放503的負輸入端為斬波運放34的正輸入端，雙入雙出運放503的正輸入端為斬波運放34的負輸入端343，雙入雙出運放503的負輸出端為斬波運放34的輸出端341 ；第二時鐘信號372為高電平時， 雙入雙出運放503的正輸入端為斬波運放；34的正輸入端；342，雙入雙出運放503的負輸入端為斬波運放34的負輸入端343，雙入雙出運放503的負輸出端為斬波運放34的輸出端341。兩反向時鐘信號輸入端周期性的切換斬波運放34的兩輸入端和兩個匹配電阻 (第一匹配電阻35，第二匹配電阻36)的連接關系，使得在一個周期內斬波運放34的正輸入端342輸入電流，而在下一周期內，斬波運放34的負輸入端343輸入電流，將斬波運放34 的失調電壓周期性的分別調配到兩個匹配電阻(第一匹配電阻35，第二匹配電阻36)上，兩個匹配電阻(第一匹配電阻35，第二匹配電阻36)的電壓從長時間看是一致的，使得N路循環電流輸出端22的輸出電流與所述N路電流源32的匹配度大大提高。這樣在一個斬波周期T。h。p中，斬波運放34兩個輸入端具有相同的平均電壓，電壓值為
權利要求
1.一種提高多路大電流匹配度的電路，其特征在于，包括一電流鏡，用于將基準電流鏡像成N個與所述基準電流相等的鏡像電流，其中，N為大于1的整數；一電流循環切換陣列，具有N個鏡像電流輸入端和N個循環電流輸出端，每一鏡像電流輸入端與每一所述鏡像電流一一對應，且每一所述鏡像電流輸入端與每一所述循環電流輸出端之間均接有一控制開關；一電流斬波模塊，用于將所述N個循環電流輸出端的輸出電流鏡像為N路電流源。
2.根據權利要求1所述的提高多路大電流匹配度的電路，其特征在于，所述電流鏡包括一第二基準PMOS管的漏極與柵極均與所述基準電流輸入端相連； 一第一基準PMOS管的漏極與柵極均與所述第二基準PMOS管的源極相連； N個第一鏡像PMOS管與所述第一基準PMOS管共源共柵連接； N個第二鏡像PMOS管與所述第二基準PMOS管共柵連接；所述每一第一鏡像PMOS管的漏極與一所述第二鏡像PMOS管的源極一一對應連接； 所述N個第二鏡像PMOS管的漏極分別輸出N路鏡像電流。
3.根據權利要求1所述的提高多路大電流匹配度的電路，其特征在于，所述電流循環切換陣列在任一時鐘周期內，任一所述鏡像電流輸入端連接的N個控制開關中有一控制開關閉合，在同一時鐘周期內，任一所述循環電流輸出端有且僅有一所述鏡像電流輸入端與其導通，且在N個時鐘周期內，任一所述循環電流輸出端與所述N個鏡像電流輸入端各導通一次。
4.根據權利要求1所述的提高多路大電流匹配度的電路，其特征在于，所述電流斬波模塊包括一斬波運放，其正輸入端與所述循環電流輸出端相連；一電流驅動管，其柵極與所述斬波運放的輸出端相連，源極與所述斬波運放的負輸入端相連，漏極為所述電流源的輸出端；第一電阻，其一端接地，另一端與所述斬波運放正輸入端連接； 第二電阻，其一端接地，另一端與所述電流驅動管的柵極連接。
5.根據權利要求4所述的提高多路大電流匹配度的電路，其特征在于，所述斬波運放包括一第一單刀雙擲開關的輸入端為所述斬波運放的正輸入端，所述第一單刀雙擲開關的兩輸出端分別與一雙入雙出運放的兩輸入端相連；一第二單刀雙擲開關的輸入端為所述斬波運放的負輸入端，所述第二單刀雙擲開關的兩輸出端分別與所述雙入雙出運放的兩輸入端相連；一第一切換開關的一端與所述雙入雙出運放的負輸出端相連，所述第一切換開關的另一端為所述斬波運放的輸出端；一第二切換開關的一端與所述雙入雙出運放的正輸出端相連，所述第二切換開關的另一端為所述斬波運放的輸出端；兩時鐘信號輸入端輸入兩反相時鐘信號第一時鐘信號和第二時鐘信號，所述第一時鐘信號控制所述第一單刀雙擲開關和第一切換開關；所述第二時鐘信號控制所述第二單刀雙擲開關和所述第二切換開關。
6.跟權利要求5所述的提高多路大電流匹配度的電路，其特征在于，所述第一時鐘信號為高電平時第一切換開關閉合且第一單刀雙擲開關接通所述斬波運放的反相輸入端與所述雙入雙出運放的同相輸入端，否則，第一切換開關斷開且第一單刀雙擲開關接通所述斬波運放的反相輸入端與所述雙入雙出運放的反相輸入端；所述第二時鐘信號為高電平時第二切換開關閉合且第二單刀雙擲開關接通所述斬波運放的同相輸入端與所述雙入雙出運放的同相輸入端，否則，第二切換開關斷開且第二單刀雙擲開關接通所述斬波運放的同相輸入端與所述雙入雙出運放的反相輸入端。
7.根據權利要求6所述的提高多路大電流匹配度的電路，其特征在于，所述雙入雙出運放具有失調電壓，所述失調電壓的值為Voff，在第二時鐘信號為高電平時，所述雙入雙出運放的正輸入端的電壓比負輸入端的電壓高Voff ；在第一時鐘信號為高電平時，所述雙入雙出運放的負輸入端的電壓比正輸入端的電壓高Voff。
全文摘要
本發明公開了一種提高多路大電流匹配度的電路，包括一電流鏡、一電流循環切換陣列、一電流斬波模塊，本發明提高多路大電流匹配度的電路消除了現有技術中由于晶體管之間的偏差對匹配精度所造成的影響，提供了一種將小電流鏡像輸出電流經過周期循環切換以消除晶體管之間的工藝偏差對匹配度所造成的影響的電路。
文檔編號G05F3/26GK102455732SQ201010529878
公開日2012年5月16日 申請日期2010年11月3日 優先權日2010年11月3日
發明者王磊, 王覓, 胡如波 申請人:華潤矽威科技(上海)有限公司