專利名稱：一種節能穩壓器的制作方法
技術領域：
本發明涉及集成電路應用領域，尤其涉及一種低能耗應用電路中可在待機工作模 式下降低由于電源自身波動而產生的額外能耗的節能穩壓器。
背景技術：
目前，集成電路都是通過穩壓器來提供穩定的電壓。對于穩壓器來說，參考電壓是 穩壓器產生輸出電壓所必不可少的要素，參考電壓的產生通常需要一帶隙電路，請參考圖 1，圖1為現有的穩壓器的電路結構示意圖，如圖1所示，現有的穩壓器電路包括帶隙電路 10、運算放大器20以及分壓電路30 ；所述分壓電路30包括一 PM0S管Ml以及與所述PM0S 管Ml的漏極相連的電阻R3及R4，其中電阻R3的一端與所述PM0S管Ml的漏極相連，另一 端與所述電阻R4相連，所述電阻R4的另一端接地，所述PM0S管Ml的源極接直流輸入電壓 Vddq,并且所述穩壓器電路的輸出端Vout與所述PM0S管Ml的漏極相連；所述帶隙電路10 產生一參考電壓Vref，所述參考電壓Vref輸入到所述運算放大器20的正相輸入端V+，所述 運算放大器20的輸出端Vo與所述PM0S管Ml的柵極相連，所述運算放大器20的反相輸入 端V-連接在所述電阻R3與電阻R4之間。根據運算放大器的特性可知Vref = Vout*R4/ (R3+R4)。然而，在待機工作模式下，所述帶隙電路10也會產生待機能耗，該能耗在很大程 度上消耗了備用電源。對于用于低能耗應用模式的集成電路而言，這種由于穩壓器在待機 工作模式下產生的額外能耗在很大程度上造成了電路整體能耗的提高，從而使得低能耗應 用受到限制。因此，如何減小低能耗電路中的穩壓器的待機能耗已經成為業界亟需解決的問題。
發明內容
本發明的目的在于提供一種節能穩壓器，以解決目前穩壓器電路需要一帶隙電路 產生參考電壓，從而造成待機模式下能耗增大，使得穩壓器的低能耗應用受到限制的問題。為解決上述問題，本發明提出一種節能穩壓器，用于提供一穩定輸出電壓供集成 電路使用，所述節能穩壓器包括參考電路，所述參考電路根據一第一直流輸入電壓產生一參考電壓，包括第一 M0S 管、第二 M0S管、第三M0S管以及第四M0S管，所述第一 M0S管的源極連接所述第二 M0S管 的漏極，所述第二 M0S管的源極連接所述第三M0S管漏極，所述第三M0S管的源極連接所述 第四M0S管的漏極，所述第四M0S管的源極接地，所述第一 M0S管的柵極與漏極相連，并且 同時與第二 M0S管的柵極相連，所述第一 M0S管的漏極連接所述第一直流輸入電壓，其源極 輸出一中間電位，所述第二 M0S管的源極輸出所述參考電壓，所述第三M0S管的柵極與其漏 極相連，所述第四M0S管的柵極與其漏極相連；運算放大器，所述運算放大器正相輸入端輸入所述參考電壓，所述運算放大器的
3輸出端輸出一驅動電壓，所述運算放大器的反相輸入端輸入一反饋電壓；以及分壓電路，所述分壓電路包括第五M0S管、第六M0S管以及第七M0S管，所述第五 M0S管的漏極連接所述第六M0S管的源極，所述第六M0S管的漏極連接所述第七M0S管的源 極，所述第五M0S管的柵極輸入所述驅動電壓，其源極輸入一第二直流輸入電壓，其漏極輸 出一電壓作為所述穩壓器的輸出電壓；所述第六M0S管的柵極與其漏極相連，并且輸出所 述反饋電壓，所述第六M0S管的阱區與所述輸出電壓相連；所述第七M0S管的柵極與其漏極 相連，并且接地，所述第七M0S管的阱區連接所述中間電位。可選的，所述第一 M0S管、第二 M0S管、第三M0S管以及第四M0S管為NM0S管。可選的，所述第一 M0S管、第二 M0S管、第三M0S管以及第四M0S管為低閾值NM0S 管，其閾值范圍為0. 2V 0. 3V。可選的，所述第一 M0S管、第二 M0S管、第三M0S管以及第四M0S管的寬長比為 0. 05 10。可選的，所述第五M0S管、第六M0S管以及第七M0S管為PM0S管。可選的，所述第五M0S管、第六M0S管以及第七M0S管的寬長比為0. 05 10。可選的，所述第一直流輸入電壓的大小為IV 2V。可選的，所述第二直流輸入電壓的大小為2. 7V 5. 5V。本發明由于采用了上述的技術方案，使之與現有技術相比，具有以下的優點和積 極效果；1、本發明提供的參考電路除了可以產生參考電壓外，還輸出一中間電位，所述中 間電位對所述運算放大器的反饋電壓進行補償；因此，在待機模式下，當所述參考電路的直 流輸入電壓因波動而升高時，所述中間電位也升高，使得所述節能變壓器的輸出電壓受所 述參考電路輸入電壓的影響大幅減小，從而很大程度上減少了待機模式下由于參考電路輸 入電壓的波動所造成的輸出電壓的變化；2、本發明提供的參考電路及分壓電路由低閾值晶體管組成，在待機模式下，所述 參考電路及分壓電路的能耗大幅減小，同時由于所述低閾值晶體管的寬長比非常小，占用 芯片面積非常小，因此，使得其非常適合用于低能耗應用的集成電路；3、本發明提供的節能穩壓器具有溫度補償效應，當溫度升高時，集成電路晶體管 的運行變慢，然而由于溫度升高，使得所述第三M0S管以及第四M0S管的電阻增大，從而使 得參考電壓增大，并進一步使所述節能穩壓器的輸出電壓增大，輸出電壓的增大，使得集成 電路晶體管的速度變快，從而在一定程度上補償了由于溫度升高導致的集成電路晶體管速 度變慢的影響。
圖1為現有的穩壓器的電路結構示意圖；圖2為本發明提供的節能穩壓器的電路結構示意圖。
具體實施例方式以下結合附圖和具體實施例對本發明提出的節能穩壓器作進一步詳細說明。根據 下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比率，僅用于方便、明晰地輔助說明本發明實施例的目的。本發明的核心思想在于，提供一種節能穩壓器，所述節能穩壓器包括參考電路、運 算放大器以及分壓電路。所述參考電路由依次串連的工作在飽和區的低閾值晶體管組成， 所述參考電路根據一直流輸入電壓產生一參考電壓以及一中間電位；所述運算放大器的正 相輸入端輸入所述參考電壓，其反相輸入端輸入一反饋電壓，并且所述反饋電壓受所述中 間電位的控制；所述分壓電路輸出所述節能穩壓器的輸出電壓，所述分壓電路由依次串連 的工作在飽和區的晶體管組成。由于所述參考電路輸出的中間電位對所述反饋電壓有補償 作用，從而可以減小所述參考電路的直流輸入電壓波動對節能穩壓器輸出電壓的影響，降 低了待機模式下的功耗，并且由于所述參考電路以及分壓電路均由低閾值晶體管組成，從 而減小了待機模式下的參考電路及分壓電路的能耗。請參考圖2，圖2為本發明提供的節能穩壓器的電路結構示意圖，如圖2所示，該節 能穩壓器包括參考電路100，所述參考電路100根據一第一直流輸入電壓Vdd產生一參考電壓 Vref,包括第一 M0S管Ml、第二 M0S管M2、第三M0S管M3以及第四M0S管M4，所述第一 M0S 管Ml的源極連接所述第二 M0S管M2的漏極，所述第二 M0S管M2的源極連接所述第三M0S 管M3的漏極，所述第三M0S管M3的源極連接所述第四M0S管M4的漏極，所述第四M0S管 M4的源極接地，所述第一 M0S管Ml的柵極與漏極相連，并且同時與第二 M0S管M2的柵極 相連，所述第一 M0S管Ml的漏極連接所述第一直流輸入電壓Vdd，其源極輸出一中間電位 bias，所述第二 M0S管M2的源極輸出所述參考電壓Vref，所述第三M0S管M3的柵極與其漏 極相連，所述第四M0S管M4的柵極與其漏極相連；運算放大器200，所述運算放大器200正相輸入端V+輸入所述參考電壓Vref，所 述運算放大器200的輸出端輸出一驅動電壓，所述運算放大器的反相輸入端V_輸入一反饋 電壓fb ；以及分壓電路300，所述分壓電路300包括依次串連的第五M0S管M5、第六M0S管M6 以及第七M0S管M7，所述第五M0S管M5的漏極連接所述第六M0S管M6的源極，所述第六 M0S管M6的漏極連接所述第七M0S管M7的源極，所述第五M0S管M5的柵極輸入所述驅動 電壓，其源極輸入一第二直流輸入電壓Vddq，其漏極輸出一電壓作為所述穩壓器的輸出電 壓Vout ；所述第六M0S管M6的柵極與其漏極相連，并且輸出所述反饋電壓fb，所述第六M0S 管M6的阱區與所述輸出電壓Vout相連；所述第七M0S管M7的柵極與其漏極相連，并且接 地，所述第七M0S管M7的阱區連接所述中間電位bias。進一步地，所述第一 M0S管Ml、第二 M0S管M2、第三M0S管M3以及第四M0S管M4 為NM0S管，并且為低閾值NM0S管，其閾值范圍為0. 2V 0. 3V，其寬長比為0. 05 10。進一步地，所述第五M0S管M5、第六M0S管M6以及第七M0S管M7為PM0S管，其寬 長比為0. 05 10。 進一步地，所述第一直流輸入電壓Vdd的大小為IV 2V，所述第二直流輸入電壓 Vddq的大小為2. 7V 5. 5V。 本發明實施例提供的節能穩壓器的節能原理為在待機模式下，當所述參考電路 100的直流輸入電壓Vdd因波動而升高時，所述中間電位bias也升高，使得所述節能變壓器 的輸出電壓Vout受所述參考電路直流輸入電壓Vdd的影響大幅減小，從而很大程度上減少
5了待機模式下由于參考電路直流輸入電壓Vdd的波動所造成的輸出能耗的增加；并且本發 明實施例提供的參考電路100及分壓電路300由低閾值晶體管組成，在待機模式下，所述參 考電路100及分壓電路300的能耗大幅減小，同時由于所述低閾值晶體管的寬長比非常小， 占用芯片面積非常小，因此，使得其非常適合用于低能耗應用的集成電路。綜上所述，本發明提供了一種節能穩壓器，所述節能穩壓器包括參考電路、運算放 大器以及分壓電路。所述參考電路由依次串連的工作在飽和區的低閾值晶體管組成，所述 參考電路根據一直流輸入電壓產生一參考電壓以及一中間電位；所述運算放大器的正相輸 入端輸入所述參考電壓，其反相輸入端輸入一反饋電壓，并且所述反饋電壓受所述中間電 位的控制；所述分壓電路輸出所述節能穩壓器的輸出電壓，所述分壓電路由依次串連的工 作在飽和區的晶體管組成。由于所述參考電路輸出的中間電位對所述反饋電壓有補償作 用，從而可以減小所述參考電路的直流輸入電壓波動對節能穩壓器輸出電壓的影響，降低 了待機模式下的功耗，并且由于所述參考電路以及分壓電路均由低閾值晶體管組成，從而 減小了待機模式下的參考電路及分壓電路的能耗。顯然，本領域的技術人員可以對發明進行各種改動和變型而不脫離本發明的精神 和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之 內，則本發明也意圖包含這些改動和變型在內。
權利要求
一種節能穩壓器，用于提供一穩定輸出電壓供集成電路使用，其特征在于，包括參考電路，所述參考電路根據一第一直流輸入電壓產生一參考電壓，包括第一MOS管、第二MOS管、第三MOS管以及第四MOS管，所述第一MOS管的源極連接所述第二MOS管的漏極，所述第二MOS管的源極連接所述第三MOS管的漏極，所述第三MOS管的源極連接所述第四MOS管的漏極，所述第四MOS管的源極接地，所述第一MOS管的柵極與漏極相連，并且同時與第二MOS管的柵極相連，所述第一MOS管的漏極連接所述第一直流輸入電壓，其源極輸出一中間電位，所述第二MOS管的源極輸出所述參考電壓，所述第三MOS管的柵極與其漏極相連，所述第四MOS管的柵極與其漏極相連；運算放大器，所述運算放大器正相輸入端輸入所述參考電壓，所述運算放大器的輸出端輸出一驅動電壓，所述運算放大器的反相輸入端輸入一反饋電壓；以及分壓電路，所述分壓電路包括第五MOS管、第六MOS管以及第七MOS管，所述第五MOS管的漏極連接所述第六MOS管的源極，所述第六MOS管的漏極連接所述第七MOS管的源極，所述第五MOS管的柵極輸入所述驅動電壓，其源極輸入一第二直流輸入電壓，其漏極輸出一電壓作為所述穩壓器的輸出電壓；所述第六MOS管的柵極與其漏極相連，并且輸出所述反饋電壓，所述第六MOS管的阱區與所述輸出電壓相連；所述第七MOS管的柵極與其漏極相連，并且接地，所述第七MOS管的阱區連接所述中間電位。
2.如權利要求1所述的節能穩壓器，其特征在于，所述第一M0S管、第二 M0S管、第三 M0S管以及第四M0S管為NM0S管。
3.如權利要求2所述的節能穩壓器，其特征在于，所述第一M0S管、第二 M0S管、第三 M0S管以及第四M0S管為低閾值NM0S管，其閾值范圍為0. 05V 0. 5V。
4.如權利要求3所述的節能穩壓器，其特征在于，所述第一M0S管、第二 M0S管、第三 M0S管以及第四M0S管的寬長比為0. 05 10。
5.如權利要求1所述的節能穩壓器，其特征在于，所述第五M0S管、第六M0S管以及第 七M0S管為PM0S管。
6.如權利要求5所述的節能穩壓器，其特征在于，所述第五M0S管、第六M0S管以及第 七M0S管的寬長比為0. 05 10。
7.如權利要求1所述的節能穩壓器，其特征在于，所述第一直流輸入電壓的大小為 IV 2V。
8.如權利要求1所述的節能穩壓器，其特征在于，所述第二直流輸入電壓的大小為 2. 7V 5. 5V。
全文摘要
本發明公開了一種節能穩壓器，所述節能穩壓器包括參考電路、運算放大器及分壓電路。所述參考電路由依次串連的低閾值晶體管組成，其根據一直流輸入電壓產生一參考電壓及一中間電位；所述運算放大器的正相輸入端輸入所述參考電壓，其反相輸入端輸入一反饋電壓，所述反饋電壓受所述中間電位的控制；所述分壓電路輸出節能穩壓器的輸出電壓，所述分壓電路由依次串連的低閾值晶體管組成。由于所述中間電位對所述反饋電壓有補償作用，可減小參考電路的直流輸入電壓波動對節能穩壓器輸出電壓的影響；并且由于所述參考電路及分壓電路均由低閾值晶體管組成，適合低電源電壓的應用，同時不需要帶隙參考源，從而減小了待機模式下的參考電路及分壓電路的能耗。
文檔編號G05F1/10GK101853037SQ201010187378
公開日2010年10月6日 申請日期2010年5月28日 優先權日2010年5月28日
發明者楊光軍 申請人:上海宏力半導體制造有限公司