專利名稱：Cmos低功耗電壓電流偏置啟動電路的制作方法
技術領域：
本發明涉及一種硬件電路，特別是一種CMOS低功耗電壓電流偏置啟動電路。
背景技術：
傳統偏置電路是決定電路系統穩定與可靠工作的關鍵因素之一，偏置電路中的 MOS管失效，會導致整個電路系統失效，因此必須提高電壓和電流偏置電路的可靠性.由于 芯片設計普遍采用全局電壓或者全局電流偏置技術，當偏置支路不能正常工作時，必然無 法提供整個電路所需要的偏置電壓或者電流，導致系統崩潰.偏置電路瞬態啟動可能存在 的失效，是造成系統無法正常穩定工作的重要因素之一.設計啟動電路的參數時應使啟動電路能夠滿足三點要求首先能向偏置電路灌入 電流，實現啟動功能；其次，偏置電路啟動后必須能關斷啟動電路與偏置電路的聯系，即啟 動電路只在系統上電瞬間起作用，穩定后對電路正常工作沒有任何影響；最后，電路啟動 后，啟動電路應當保持很低的功耗，或者沒有功耗.當電源到地的支路為低阻通路時，支路中形成穩定的電流.當所形成的電流在各 類元件上轉換成穩定的電壓后，可以為系統提供偏置.低阻通路主要包括無源電阻，有源 MOS或者BJT二極管飽和電阻，大信號控制下的有源線性電阻等等.等效低阻通路通常不存 在啟動問題，但是它的偏置電流隨電壓近似呈線性變化，造成高壓下系統功耗顯著.另外， 靜態偏置在較大范圍內變化，會給電路的穩定工作帶來不利影響.對于低功耗高性能模擬 電路的偏置結構，單調型和峰值型是應用最廣的兩種典型的非線性偏置電路.如圖1和圖2 所示，其中任何一條支路中由于存在Vds的飽和分壓元件，因而不存在低阻通路，解決了低 阻偏置支路的缺點，但是卻帶來了瞬態啟動的困難.瞬態啟動原理非線性偏置電路需要啟動的原因在于其穩定工作點一般均有兩個一個是電路設 計時所希望達到的靜態工作點，另一個則是零點.啟動電路的功能就是通過外界的強制擾 動，迫使電路離開零點，然后利用自身的反饋控制，自動到達設計的穩定工作點.圖1中， 應從M2222 二極管柵漏處注入啟動電流，即使注入的電流很小，只要能啟動如圖1所示的 M2222 -Mllll - M3333 — M4444 — M2222的逆時針電流正反饋環路，就可以迫使工作點逐 漸地離開零點，逼近A點.若啟動注入的電流12過大，或者由上述原因的啟動注入導致12 過沖,超出A點范圍，則M2222 — M4444 — M3333 — Mllll — M2222的順時針電流負反饋環 路開始起作用，迫使工作點最終回到A點并達到穩定.在圖3和4中的峰值型偏置電路中，電流反饋的方向是固定的， Mill — M222 — M444 — M333 — Mill的逆時針傳輸環路，因此反饋的性質不再是通過改變 環路方向來實現，而是由自身電流源的峰值性質來實現的.由于圖中NMOS電流源的峰值點 出現在A點之前，在圖中小于A點的小注入為正反饋，而高于A點的大注入為負反饋.因此， 該偏置電路的啟動相當可靠，只要小注入啟動電流足夠，系統就能自動穩定在A點.同樣， 當起始注入電流過大時，系統也能自動維持在穩定的工作點A。
傳統啟動電路穩定后，會存在一定的功耗，在SOC設計系統中如果有很多的偏置 啟動電路，那么在啟動電路穩定后，會存在一個很大的功耗。
發明內容
為了解決上述的技術問題，本發明的目的是提供一種可以消除啟動電路穩定后的 靜態功耗的CMOS低功耗電壓電流偏置啟動電路。本發明解決其技術問題所采用的技術方案是CMOS低功耗電壓電流偏置啟動電路，包括電阻(R0)、PM0S管(M1、M3、M7、M9、M11)、 匪OS管(M2、M4-M6、M8、M10、M12)，所述PMOS (Ml)與匪OS (M2)組成反相器，反相器的輸入 端與信號PWR連接，反相器的輸出端與信號PWRB連接，電源VDD與PMOS (M3、M7、M9、Mil) 的源極連接，PMOS (MlU M3)的柵極、NMOS (M5)的柵極均與PWR信號連接，PMOS(Mll)的漏 極與PMOS (M7)的柵極和漏極、PMOS (M9)的柵極、NMOS (M5)的漏極、NMOS (M8)的漏極連接， 所述PMOS (M9)的漏極與NMOS (MlO)的漏極和柵極、NMOS (M12)的漏極、匪OS (M8)的柵極、 NMOS(M4)的柵極連接，NMOS(Ml2)的柵極與PWRB信號連接，所述NMOS(M8)的源極通過電 阻(RO)與地VSS連接，NM0S(M10、M12、M6、M4)的源極與地VSS連接，NMOS (M6)的漏極與 NMOS (M5)的源極相連，NMOS (M6)的柵極與PMOS (M3)的漏極、NMOS (M4)的漏極連接。進一步作為優選的實施方式，所述NM0S(M6)的柵極經過電容(C)與電源VDD連 接，所述NM0S(M6)的柵極經過電容(Cp)與地VSS連接。本發明的有益效果是本發明電路結構簡單且實用，用簡便的方式控制電路的功 耗，使集成電路的啟動電路達到零功耗的效果，從而大大降低集成電路的功耗。
下面結合附圖和實施例對本發明作進一步說明。圖1是非線性單調型電流源電路；圖2是非線性單調型電流源電路的啟動過程時序圖；圖3是非線性峰值型電流源電路；圖4是非線性峰值型電流源電路的啟動過程時序圖；圖5是用電源信號控制的偏置電路的啟動電路；圖6是用電源控制和電源電壓斜坡上升控制的啟動電路。
具體實施例方式參照圖5，CM0S低功耗電壓電流偏置啟動電路，包括電阻(R0)、PM0S管(M1、M3、M7、 M9、M11)、NM0S 管(M2、M4_M6、M8、M10、M12)，所述 PMOS (Ml)與 NM0S(M2)組成反相器，反相器的輸入端與信號PWR連接，反相器的輸出端與信號PWRB連接，電源VDD與PMOS (M3、M7、M9、 Mil)的源極連接，PMOS(Mil, M3)的柵極、NM0S(M5)的柵極均與PWR信號連接，PMOS(Mll) 的漏極與PMOS (M7)的柵極和漏極、PMOS (M9)的柵極、NMOS (M5)的漏極、NMOS (M8)的漏極連 接，所述PMOS (M9)的漏極與NMOS (MlO)的漏極和柵極、NMOS (M12)的漏極、匪OS (M8)的柵 極、NMOS (M4)的柵極連接，NMOS (Ml2)的柵極與PWRB信號連接，所述NMOS (M8)的源極通過 電阻(RO)與地VSS連接，NM0S(M10、M12、M6、M4)的源極與地VSS連接，NMOS (M6)的漏極與NMOS (M5)的源極相連，NMOS (M6)的柵極與PMOS (M3)的漏極、NMOS (M4)的漏極連接。圖 5 中啟動電路包括了 pmos 管 M3 禾口 nmos 管 M4，M5 禾口 M6，當 PffR (power down) 信號為低電平時，M5關斷，M3導通節點A電壓上升到VDD，這樣M6導通，但是由于PWR為低 電平，M5斷開，這樣啟動電流Istart為零，這樣Pbias和Nbias節點就分別為VDD和VSS， 電路將不會有電流通過，M4關斷.當PWR為高電平時，M3斷開，M5導通，由于Nbias還是為 低電平，M4還是處于關斷狀態，節點A的電壓保持在VDD，M6還是保持導通狀態.現在M5， M6導通，啟動電流Istart將要從Pbias流出來，這樣，Pbias電壓從VDD向VSS方向減小， 這樣將會有電流流過M7和M9，Nbias充電，電壓從VSS向VDD方向升高，M8和MlO有電流 流過，當Nbias比M4管的閾值電壓大時，M4導通，A點電壓下降到零，這樣M6就關斷了，啟 動電流Istart也關斷了 .這樣整個偏置電路的啟動就完成了。進一步作為優選的實施方式，參照圖6所述NM0S(M6)的柵極經過電容(C)與電源 VDD連接，所述NMOS (M6)的柵極經過電容(Cp)與地VSS連接。參照圖6用電源電壓控制和電源電壓斜坡上升控制的啟動電路。當PWR為低電平 時，Pbias和Nbias分別為VDD和VSS,M5斷開，Istart為零。當PffR為高電平時，M5導通， Pbias和Nbias分別為VDD和VSS，M3斷開，如果VDD斜坡上升，B點電壓會隨VDD上升而升 高，因為要保持電容C兩端的電壓差不變，Cp為B點的寄生電容，有VB = VDD X C/ (C+Cp)一般情況下Cp相對C很小，隨B點電壓大于M6管的閾值電壓，M6管導通，Istart電流流出電路，偏置電路開始啟動，Pbias電壓下降，而Nbias電壓上升，當Nbias電壓比M4 管的閾值電壓大時，M4管導通，B點電壓會下降到VSS，啟動電路結束工作，流過啟動電路的 電流為零。以上是對本發明的較佳實施進行了具體說明，但本發明創造并不限于所述實施 例，熟悉本領域的技術人員在不違背本發明精神的前提下還可作出種種的等同變形或替 換，這些等同的變型或替換均包含在本申請權利要求所限定的范圍內。
權利要求
CMOS低功耗電壓電流偏置啟動電路，其特征在于包括電阻(R0)、PMOS管(M1、M3、M7、M9、M11)、NMOS管(M2、M4-M6、M8、M10、M12)，所述PMOS(M1)與NMOS(M2)組成反相器，反相器的輸入端與信號PWR連接，反相器的輸出端與信號PWRB連接，電源VDD與PMOS(M3、M7、M9、M11)的源極連接，PMOS(M11、M3)的柵極、NMOS(M5)的柵極均與PWR信號連接，PMOS(M11)的漏極與PMOS(M7)的柵極和漏極、PMOS(M9)的柵極、NMOS(M5)的漏極、NMOS(M8)的漏極連接，所述PMOS(M9)的漏極與NMOS(M10)的漏極和柵極、NMOS(M12)的漏極、NMOS(M8)的柵極、NMOS(M4)的柵極連接，NMOS(M12)的柵極與PWRB信號連接，所述NMOS(M8)的源極通過電阻(R0)與地VSS連接，NMOS(M10、M12、M6、M4)的源極與地VSS連接，NMOS(M6)的漏極與NMOS(M5)的源極相連，NMOS(M6)的柵極與PMOS(M3)的漏極、NMOS(M4)的漏極連接。
2.根據權利要求1所述的CMOS低功耗電壓電流偏置啟動電路，其特征在于所述 NMOS (M6)的柵極經過電容(C)與電源VDD連接，所述NMOS (M6)的柵極經過電容(Cp)與地 VSS連接。
全文摘要
本發明公開了一種CMOS低功耗電壓電流偏置啟動電路，包括電阻(R0)、PMOS管(M1、M3、M7、M9、M11)、NMOS管(M2、M4-M6、M8、M10、M12)。本發明電路結構簡單且實用，用簡便的方式控制電路的功耗，使集成電路的啟動電路達到零功耗的效果，從而大大降低集成電路的功耗。本發明作為一種CMOS低功耗電壓電流偏置啟動電路廣泛應用于集成電路基準和偏置電路的啟動中。
文檔編號G05F3/24GK101840242SQ20101018715
公開日2010年9月22日 申請日期2010年5月21日 優先權日2010年5月21日
發明者張建強, 徐肯 申請人:廣州市廣晟微電子有限公司