專利名稱：多頭電腦繡花機機頭板地址的設置裝置的制作方法
技術領域：
本實用新型涉及電腦銹花技術領域，具體涉及一種多頭電繡花機機頭控 制板地址的設置裝置。
背景技術：
一臺多頭電腦繡花機具有多個機頭，每個機頭由一塊機頭控制電路板控 制，實現該機頭在刺繡作業過程中的各種操作(諸如使能/關閉機頭、斷線 檢測報警及反饋給上位機、針對各個機頭的參數設置等等)。 一套完整的繡 機花機電控包括①液晶屏顯示及鍵盤輸入人機交互界面，②系統邏輯控制模 塊，③各執行機構的驅動模塊/電路板以及傳感器和信號檢測處理模塊/電路 板， 電機、電磁鐵、電磁閥等動作執行機構。 一臺多頭繡花機有多個機 頭，所有機頭都需機頭板控制，某些型號的電控是一個機頭板控制兩個機頭 或多個機頭， 一般情況下是一個機頭板控制一個機頭。，也就是說通常一套 繡花機電控有一個系統邏輯控制模塊和多個與其連接的機頭控制板(以下簡 稱機頭板)，每個機頭板都需有一個板地址來標識，板地址具有唯一性。這 樣的話，機頭板向其上位機系統邏輯控制模塊反饋的數據就包含了板地址信 息，上位機也就能夠區分是哪塊機頭板反饋了數據。另外在每個機頭板均具 有合法板地址的情況下，可以根據每個機頭的特點來設置適合該機頭的最佳 參數，以及對某指定機頭做特定的操作。
現有技術設置板地址的方法都是手動實現的，主要分成以下三種 1、 通過DIP開關。DIP開關是把若干個開關集成到一起，用特定材料 封裝起來，每位開關具有兩個引腳，手動撥開關可實現該位開關的閉合或斷 開。應用在實際電路中時通常把各位開關的其中一個引腳接地，另一個引腳
連接至單片機的輸入口、同時通過上拉電阻連接到VCC。這樣當開關閉合
4時，單片機輸入口呈低電平(邏輯0);當開關斷開時，單片機輸入口呈高 電平(邏輯l)，如此，通過多位開關的組合就可以設置板地址。
這種方法的缺點是因單片機的一個IO口通常情況下只連接DIP開關的
其中一位，所以單片機讀到的數據是二進制數，故占用單片機io口較多。例 如某臺繡花機如果有16個機頭那么需用到4個I0口；如果機頭數在17到32之 間則需使用5個I0口，如果機頭數在33到64之間則需使用6個I0口。另外由于 繡花機行業本身特點，多數繡花機用戶并不熟悉二進制數據，所以該方法并 不受用戶歡迎；還有一點，由于DIP開關是機械觸點，所以故障率偏高；
2、 通過旋轉開關設置板地址。其實旋轉開關是D工P開關的升級變異， 可以方便用戶設置。但是因其制作工藝嚴格，故成本較高。另外旋轉開關和 DIP開關體積較大，所以占用PCB上的空間也較大。
3、 利用某些品牌的控制芯片可在線擦寫ROM的功能，通過繡花機電控 的人機交互界面把板地址寫到ROM里。該方法操作繁瑣，同時需加外圍電路 才能顯示板地址、否則不易查看板地址，同時機頭板故障率偏高，維修更換 時需要重新設置。另外該方法只能在某些單片機上實現，不具備通用性。
實用新型內容
本實用新型要解決的技術問題是提供一種無需人工手動操用、可在開通 電源時自動完成對多頭機頭板進行地址設置的多頭電腦繡花機機頭板地址的 設置裝置。
解決上述問題的技術方案是本實用新型設有系統邏輯控制上位機以及 多個分別設有CPU控制器的機頭板，其特征在于上位機通過串行總線分別 與多個機頭板的CPU控制器連接，進行數據傳輸，每個機頭板上設有與該板 CPU控制器連接的電平轉換電路；多個機頭板順序排列，每個機頭板電平轉 換電路輸出端分別與下一級機頭板電平轉換電路的輸入端連接，第一級機頭 板電平轉換電路輸入端為初始啟動電平端，最后一級機頭板電平轉換電路輸 出端與上位機連接。本實用新型裝置配合軟件的工作原理是加電復位時，使所有機頭板 CPU控制器清零，地址均為零，并使距上位機最遠的第一級機頭板電平轉換 電路輸入端為初始啟動電平，加有啟動電平的第一級機頭板首先進行初始 化.初始化完畢令該板地址為l，再令該級電平轉換電路向第二級機頭板電 平轉換電路輸入一啟動電平；加有啟動電平的第二級機頭板進行初始化，初 始化完畢令該板地址為l，同時使先前已初始化完畢的機頭板地址加l，并向 下一級機頭板發出啟動電平信號；如此循環，直至使最后一級與上位機連接 的機頭板地址為l，從而自動完成使N個機頭板的地址從第一級到最后一級分 別為N、 N-l、…l。
4、加電復位時，先使所有機頭板地址為零，然后從遠離上位機的首端 第--級機頭板開始，按順序對機頭板逐級進行初始化，每初始化完-級，即 令該級機頭板地址為l，同時使先前己初始化完畢的機頭板地址加l，并啟動 下一級機頭板的初始化，直至使最后一級與上位機連接的機頭板地址為l， 從而達到使N個機頭板的地址從第一級到最后一級分別為N、 N-1、…l。
本實用新型能夠使多頭電腦繡花機機頭板地址的設置實現智能化，在系 統開通電源啟動時，自動完成對各機頭板板地址的設置，無需人工手動操 作。
圖1、本實用新型裝置方框結構示意圖
圖2、本實用新型裝置實施例結構示意圖
圖3、本實用新型裝置實施例機頭板電平轉換電路結構示意圖
圖4、本實用新型實施例軟件流程圖
具體實施方式
參見圖2，本例設有上位機-系統邏輯控制器，以及多個(設為N個，N〉l)設有CPU控制器的機頭板，上位機設有串口通訊電路，通過串行總線
與各機頭板的串口通訊電路連接，進行數據傳輸。所述的串行總線可以是
485總線或CAN總線等。
采用單片機作機頭板上的CPU控制器。
每級機頭板設有與該級電平轉換電路輸入端連接的輸入連接器CZ1和與 電平轉換電路輸出端連接的輸出連接器CZ2，電平轉換電路與該級單片機連 接。
參見圖3機頭板上的電平轉換電路，輸入連接器CZ1與電平轉換電路的 輸入端連接，電平轉換電路的輸入電路是U1A、 U1B組成的信號濾波整形電 路，濾波整形電路輸出端一路同與門電路U3A第二輸入端連接，另一路通過 單片機U25與與門電路第一輸入端連接，與門輸出端一路與輸出連接器CZ2 第1腳連接，作為該機頭板第一輸出端，另一路通過反相驅動器U2A與輸出 連接器CZ2第3腳連接，作為該機頭板第二輸出端。這樣當U3A與門輸出高 電平(邏輯1)時，機頭板輸出端1、 3腳分別輸出邏輯1、 0電平，當U3A 與門輸出低電平時，機頭板輸出端第l、 3腳分別輸出邏輯0、 1電平。
單片機U25采用8051，通過輸入端2腳讀取濾波整形電路輸出端邏輯 狀態，并根據其它的引腳狀態進行相應的程序處理，再通過輸出端1腳輸出 電平至與門U3A第一輸入端。
本例濾波整形電路輸出與輸入同相，即當CZ1的第1腳為低電平時，則 U1B的第4腳輸出也為低電平；當CZ1的第1腳為高電平時，則U1B的第4 腳輸出也為高電平。
如果U1B的第4腳輸出高電平，同時單片機U25輸出也為高電平，則 U3A第3腳輸出高電平，那么CZ2的第1腳輸出高電平，第3腳輸出低電 平。
反之，如果U1B的第4腳輸出低電平，同時單片機輸出也為低電平，則 U3A第3腳輸出低電平，那么CZ2的第1腳輸出低電平，第3腳輸出高電 平。
上述濾波整形電路U1A、 U1B由兩級施密特反相器74HC14組成，與門U3A采用74ACT08集成電路，反相驅動器采用74LS06集成電路。
輸出連接器CZ2的1腳和3腳分別與下一級輸入連接器的第1腳和第3 腳連接，輸入連接器CZ1的第1腳與該級濾波整形電路輸入端連接，第3腳 經上拉電阻Rl連接至VCC，輸入連接器CZ1和輸出連接器CZ2第2腳均接 地。
參見圖2， N塊機頭板依次順序排列，設位于首端的為第N號機頭板， 位于末端的為第1號機頭板，每級機頭板電平轉換電路輸出端通過輸出連接 器CZ2與相鄰的下一級機頭板的輸入連接器CZ1連接，位于末端的第1號 機頭板的輸出連接器CZ2第3腳通過光耦器H11A817C與上位機輸入端連 接，位于首端的第N號機頭板輸入連接器1腳懸空，未與其它機頭板連接， 為初始啟動電平端。
在地址設置程序中，各級機頭板只有在接到啟動電平信號時才進行初始 化，加電復位后，先使各機頭板均向下一級機頭板輸出一箝制初始化電平信 號使其不能進行初即化，只給位于首端的第一級機頭板一啟動電平信號，使 其進行初始化，初始化完畢令該機頭板地址為1，并啟動第二級機頭板進行 初始化，第二級機頭板完成初始化后令該級地址為1，同時令先前已初始化 完畢的第一級機頭板地址加l，并啟動下一級機頭板的初始化，如此類推，
逐級完成從第一級至最后一級機頭板的初始化過程。
本例各級機頭板上電復位后，分別通過本級CPU控制器向下一級機頭板 輸出一箝制初始化的低電平信號，延時一段時間后再讀入本級的輸入電平信 號，當輸入變為高電平啟動信號時，激活本級CPU控制器進行初始化，初始 化完畢，令本級板地址等于1，并通過總線向上位機發送初始化完畢信號， 此后如果該機頭板收到總線上其他機頭板發送的初始化完畢信號，則該機頭 板的板地址加l，直到所有機頭板均初始化完畢。
圖4是本例機頭板單片機的工作流程圖，工作過程如下機頭板上電復位后，即令單片機輸出腳輸出低電平，延時一段時間后開 始讀單片機輸入引腳，當輸入變為高電平時，激活單片機繼續運行程序，隨 后進行初始化、令板地址等于1，然后通過串口向總線以光播方式發送一楨 數據，聲明該機頭板已初始化完畢，此后如果該板收到串口總線上其他機頭 板發送的初始化完畢聲明，則該機頭板的板地址加1，直到所有機頭板均初 始化完畢。
系統工作過程是
系統加電復位后，所有機頭板的單片機輸出引腳均輸出低電平，其輸出 端CZ2的1腳輸出為低電平，從而箝制下一級機頭板輸入端1腳為低電平， 此時，除位于首端的第N號機頭板單片機外，其他機頭板單片機輸入引腳均 為低電平，單片機讀到輸入為低電平時即不會進行初始化，而位于首端的第
N號機頭板的輸入端CZ1的1腳是懸空的，未受到其它機頭板輸出信號的箝
制，所以該板的輸入引腳為高電平，故只有該機頭板進行初始化，初始化完 畢后令板地址等于1，且向串口總線發送初始化完畢聲明，然后令單片機輸
出引腳輸出高電平，通過輸出連接器CZ2的1腳向下一級第(N-1)號機頭板 傳遞一高電平啟動信號。
第(N-1)號機頭板的單片機檢測到輸入引腳變成高電平時，該機頭板進
行初始化，初始化完畢后令板地址等于1，且向串口總線發送初始化完畢聲 明，然后令單片機輸出引腳輸出高電平；向第(N-2)號機頭板傳遞一高電平 啟動信號。同時第N號機頭板在收到第(N-1)號機頭板的初始化完畢聲明 后，令板地址加l，即此時第N號機頭板的板地址等于2;第(N-1)號板地址 等于l。
當第(N-2)號機頭板的單片機檢測到輸入引腳變成高電平時，該機頭板 進行初始化，初始化完畢后令板地址等于1，且向串口總線發送初始化完畢 聲明，然后令單片機輸出引腳輸出高電平；以啟動第(N-3)號機頭板進行初 始化，此時第N號機頭板在收到第(N-2)號機頭板的初始化完畢聲明后，令 板地址加1，其板地址變成3;同樣第(N-l)號板地址在收到第(N-2)號機頭 板的初始化完畢聲明后，令板地址加1，板地址變成了 2，此時第(N-3)財反
9地址為1。
如此這樣的信號傳遞，使機頭板順序進行初始化，當位于末端的第1號 機頭板初始完畢后(此時第1號機頭板地址等于1、第2號機頭板板地址等
于2、第3號機頭板板地址等于3……，第N號機頭板地址等于N)，該板 CZ2的第3腳變成低電平，上位機系統邏輯模塊檢測到該引腳變為低電平以 后，即判斷所有機頭板均已初始化完畢，然后向串口總線發送命令，使所有 機頭板退出設置板地址程序。至此，整套系統完成自動設置板地址的工作。
權利要求1、多頭電腦繡花機機頭板地址的設置裝置，設有系統邏輯控制上位機以及多個分別設有CPU控制器的機頭板，其特征在于上位機通過串行總線分別與多個機頭板的CPU控制器連接，進行數據傳輸，每個機頭板上設有與該板CPU控制器連接的電平轉換電路；多個機頭板順序排列，每個機頭板電平轉換電路輸出端分別與下一級機頭板電平轉換電路的輸入端連接，第一級機頭板電平轉換電路輸入端為初始啟動電平端，最后一級機頭板電平轉換電路輸出端與上位機連接。
2、 根據權利要求1所述的多頭電腦繡花機機頭板地址的設置裝置，其特征在于每個機頭板設有與該級電平轉換電路輸入端連接的輸入連接器(CZ1)和與電平轉換電路輸出端連接的輸出連接器(CZ2)，電平轉換電路與該級的CPU控制器單片機連接。
3、 根據權利要求2所述的多頭電腦繡花機機頭板地址的設置裝置，其特征在于多塊機頭板依次順序排列，設位于首端的為第N號機頭板，位于末端的為第1號機頭板，每級機頭板電平轉換電路輸出端通過輸出連接器(CZ2)與相鄰的下一級機頭板的輸入連接器(CZ1)連接，位于末端的第1號機頭板的輸出連接器(CZ2)通過光耦器與上位機輸入端連接，位于首端的第N號機頭板輸入連接器為未與其它機頭板連接的初始啟動電平端。
4、 根據權利要求2所述的多頭電腦繡花機機頭板地址的設置裝置，其特征在于所述機頭板電平轉換電路的輸入電路是信號濾波整形電路，濾波整形電路輸出端一路同與門電路第二輸入端連接，另一路通過單片機與與門電路第一輸入端連接，與門輸出端一路與輸出連接器(CZ2)第1腳連接，作為該機頭板第一輸出端，另一路通過反相驅動器與輸出連接器第3腳連接，作為該機頭板第二輸出端。
5、 根據權利要求4所述的多頭電腦繡花機機頭板地址的設置裝置，其 特征在于所述電平轉換電路輸出連接器(CZ2)的第1腳和第3腳分別與 下一級輸入連接器(CZ1)的第1腳和第3腳連接，輸入連接器(CZ1)的第 1腳與該級濾波整形電路輸入端連接，第3腳經上拉電阻(Rl)連接至 VCC，輸入連接器(CZ1)和輸出連接器(CZ2)第2腳均接地。
6、 根據權利要求5所述的多頭電腦繡花機機頭板地址的設置裝置，其 特征在于所述的濾波整形電路由施密特電路構成。
專利摘要多頭電腦繡花機機頭板地址的設置裝置，設有系統邏輯控制上位機以及多個分別設有CPU控制器的機頭板，上位機通過串行總線分別與多個機頭板的CPU控制器連接，進行數據傳輸，每個機頭板上設有與該板CPU控制器連接的電平轉換電路；多個機頭板順序排列，每個機頭板電平轉換電路輸出端分別與下一級機頭板電平轉換電路的輸入端連接，第一級機頭板電平轉換電路輸入端為初始啟動電平端，最后一級機頭板電平轉換電路輸出端與上位機連接。加電復位時，本實用新型能夠自動完成對各機頭板地址的設置，無需人工手動操作。
文檔編號G05B19/418GK201281815SQ20082013697
公開日2009年7月29日 申請日期2008年9月26日 優先權日2008年9月26日
發明者歐德翔, 趙玉嶺, 邵占領 申請人:諸暨興大豪科技開發有限公司