提供精準低于1伏特的能隙參考電路的制作方法

專利名稱：提供精準低于1伏特的能隙參考電路的制作方法
技術領域：
本發明一般涉及一種參考電路，且特別是能夠提供低于1伏特 參考電壓的能隙參考電路。
背景技術：
能隙參考電路廣泛地使用于模擬電路，以提供穩定、電壓獨立 與溫度獨立的參考電壓。在大部分精確的模擬芯片中，能隙參考電 路是重要的。
圖1說明已知能隙參考電路的電路圖，其包括運算放大器IOO 與PMOS裝置106。 PMOS裝置106的漏極(汲極)耦合至電阻器 108與114。電阻器108經由二才及管112 l禺合至4妄;也。電阻器114 經由電阻器118與多個二才及管120耦合至4妄地。運算方文大器100具 有輸入102與104，其分別連沖妄到節點110與116。
在圖1所示的電^各節點122上的參考電壓V122與二極管112 與120的能隙參考電壓有關。輸出參考電壓V122必須比在二極管 112與120上每一個的下降電壓更高，因此一般上大約是1.25伏特 或更高。雖然輸出參考電壓V122相當穩定，但是輸出參考電壓V122 并不適合低于1伏特的集成電路，其操作低于1伏特的電壓。
圖2說明修改的能隙參考電路。添加額外的PMOS裝置130， 并且在PMOS裝置130的漏才及上獲得輸出參考電壓V122。再者，運算放大器100的輸入102與104分別連接至節點110與116。在 節點122上的輸出參考電壓V122由PMOS裝置130的源極/漏極電 流13所決定。由于^T出參考電壓V122不再受到二才及管上的電壓下 降所限制，所以輸出參考電壓V122會低于1伏特。于是，圖2所 示的能隙參考電路則可使用于低于1伏特的應用中。
然而，圖2所示的能隙參考電路，會遭遇到相當明顯的電壓與 溫度的變化。為了確保輸出參考電壓V122固定不變，電流I3必須 不變。電流13與分別流經PMOS裝置106與134的電流I1以及12 互補。電流II與12分別進一步受到PMOS裝置106與134的柵極 (閘極)電壓與漏極電壓的影響。各PMOS裝置106與134的漏極 電壓110與116受到二極管112與120電壓下降所影響。然而，二 極管112與120的電壓取決于電壓以及溫度。于是，PMOS裝置130 無法徹底反應PMOS裝置106與134的#:作，且電流13傾向于電 壓Vcc與溫度的變化。
車命出參考電壓V122具有高達±20毫Y犬4爭的變4匕。這無法滿足 高準確應用的需求。因此提供具有較小變化的參考電壓的能隙參考 電路是需要的。

發明內容
根據本發明一觀點，參考電壓電路包括第一PMOS裝置具有第 一源極、第一柵極和第一漏極，其中第一源極耦合至供電節點。第 二PMOS裝置具有第二源極、第二柵極和第二漏極，其中第二源極 耦合至供電節點，其中第一與第二 PMOS裝置具有固定的源極-漏 才及電流。第三PMOS裝置具有第三源才及、第三棚4及和第三漏極，其 中第三源極耦合至供電節點，且其中第一柵極、第二柵極和第三柵 才及互連，并且第一漏^及、第二漏^及和第三漏才及虛擬;也互連。以及第 四電阻器，耦合在第三漏才及與4妄地之間。沖艮據本發明另一觀點，參考電壓電路包括具有第一源極、第一
對冊才及和第一漏4及的第一 PMOS裝置，其中第一源4及l禺合至供電節 點。具有第二源極、第二柵極和第二漏極的第二PMOS裝置，其中 第二源4及耦合至供電節點。具有第三源一及、第三棚j及和第三漏4及的
第三PMOS裝置，其中第三源極耦合至供電節點。具有第一輸入、 第二輸入和輸出的第一運算放大器，其中第一柵極、第二柵極和第
三柵極連接至第 一運算放大器的輸出。第一電阻器和第一二極管， 每一個均耦合在第一漏極與接地之間。耦合在第二漏極與接地之間 的第二電阻器。連接到第二漏極的第三電阻器。耦合于第三電阻器 與接地之間的第二二極管。具有第 一輸入與第二輸入的第二運算》文 大器，且第二輸入耦合至選自第 一漏極與第二漏極所組成群組中的 節點。以及具有耦合至第三漏極的第 一端點與耦合至4^地的第二端 點的第四電阻器。
根據本發明的另一觀點，參考電壓包括具有第一源極、第一柵 極和第一漏極的第一PMOS裝置，其中第一源極連接至供電節點。 具有第二源極、第二柵極和第二漏極的第二PMOS裝置，其中第二 源才及連4妄至供電節點。具有第三源纟及、第三4冊一及和第三漏一及的第三 PMOS裝置，其中第三源極連接至供電節點。具有第一輸入、第二 輸入與輸出的第一運算放大器，其中第一柵極、第二柵極和第三柵 極連接至第一運算放大器的輸出。第一電阻器與第一二極管，每一 個均耦合在第 一 漏極與接地之間。耦合在第二漏極與接地之間的第 二電阻器。連接至第二漏極的第三電阻器。耦合在第三電阻器與接 地之間的第二二極管。具有第四源極、第四柵極和第四漏極的第四 PMOS裝置，其中第四源才及耦合至第三漏才及。具有第一llr入、第二 輸入與輸出的第二運算放大器，第一輸入耦合至第三漏極，第二輸 入耦合至選自第 一漏極與第二漏極所組成群組中的節點，且輸出耦 合至第四柵極。并有第四電阻器，耦合在第四漏極與接地之間。本發明實施例在參考電壓中具有減少變化的優點特征。


為了更完整理解本發明與其優點，參考結合附圖的以下說明，
其中
圖l說明一已知能隙參考電路，以提供大于l伏特的參考電壓； 圖2說明一已知能隙參考電路，以提供小于1伏特的參考電壓； 圖3 i兌明本發明的一實施例；
圖4說明參考電壓為操作電壓的函數，其中制作先前技術能隙 參考電路與本發明實施例的模擬結果；以及
圖5說明參考電壓為溫度的函數，其中制作現有技術能隙參考 電路與本發明實施例的模擬結果。
具體實施例方式
目前優選實施例的制造與使用詳細討-論如下。然而，應當理解 的是，本發明提供可在許多特定背景中實施的很多應用發明概念。 所討論的特定實施例僅僅說明制造與使用本發明的特定方式，并沒 有限制本發明范圍。
圖3說明能隙參考電路200的電路圖，其包括PMOS裝置Pl、 P2與P3，其源才及連4妻至供電電壓Vcc。 PMOS裝置Pl的漏4及會連 接到電阻器Rl與二極管Dl，其彼此并聯連接。PMOS裝置P2的 漏極會連4妄到電阻器R2與R3，且電阻器R3會進一步并聯到二招^ 管D2。 二極管Dl與D2可連接到接地。PMOS裝置Pl與P2的漏極的節點a與b亦分別地連接到運算放大器OP1的輸入。運算放大 器OP1的車lT出進一步會連4妄到PMOS裝置Pl、 P2與P3的才冊才及。
能隙參考電路200形成自偏壓電路。在運算放大器OP1的輸出 產生自偏壓電壓Vbias,并且使用來偏壓PMOS裝置Pl、 P2與P3， 其優選地偏壓在它們各別飽和區域中。二極管D2的總飽和電流優 選地比二極管Dl的飽和電流更大，且二極管D2的總飽和電流對 二極管Dl飽和電流的比率以N代表。二極管D2包括多個二極管， 每一個均相同于二極管Dl。 二極管D2亦同樣地可由具有相同于二 才及管D2總飽和電流的飽和電流的單一二極管替代。
能隙參考電路200的機制會在以下段落中簡短地討論。為了簡 化討i侖，假定PMOS裝置Pl、 P2與P3是相同的，雖然它們可以是 不同。進一步々i定電阻器Rl與R2相同。再者，在實際的情形中， 它們亦可不同。
由于運算放大器的特性，運算放大器OP1的輸入a與b會虛擬 i也互連。在整個"i兌明中，"虛擬互連〃 一詞指物理上分開4旦卻總具 有相同電壓的節點。在節點a上的電壓Va與在節點b上的電壓Vb 4皮:th相等。
Va = Vb [方程式1]
因為PMOS裝置P1與P2相同，且PMOS裝置P1的源極電壓、 漏才及電壓與4冊才及電壓與PMOS裝置P2的源才及電壓、漏才及電壓與棚-極電壓相同，所以PMOS裝置Pl的源極-漏極電流II與PMOS裝 置P2的源極-漏極電流12相同
11=12 [方禾呈式2]由于R1等于R2，所以電流Il a等于電-充I2a，且電流Ilb等 于電流I2b。施加在電阻器R3上的電壓差dVf因此可表達為
<formula>formula see original document page 11</formula>[方禾呈式3]
其中電壓Vfl為二極管Dl的電壓差，電壓Vf2是二極管D2 的電壓差，VT是熱電壓(或者kT/q,其中q為電子電荷，k是波 耳曼常數，且T是絕對溫度)，N是二極管D2總飽和電流與二極管 Dl々包和電沭u的比。
再者，電流I2a可表達為
<formula>formula see original document page 11</formula> [方禾呈式4]
且12b可表達為
<formula>formula see original document page 11</formula> [方禾呈式5]
12為電流I2a與12b的和，因此以下方禾呈序是有歲文的
<formula>formula see original document page 11</formula> [方程式6]
應當了解到的是，二極管Dl上的電壓差Vfl具有負溫度系數， 因此電流I2a會具有負溫度系數。相反地，方程式3指出電壓差dVf 與熱電壓或者kT/q成比例，因而電流I2b會具有正溫度系數。通過 所選出的電阻器Rl、 R2、 R3以及電阻器Dl與D2的適當^f直(包 括比率N ), I2b的正溫度系凄丈與電流I2a的負溫度系凄t效應會4皮此 實質抵銷。電流12的產生的溫度相依因此非常小，并可被省略。再 者，它亦可/人以上方禾呈序4,斷出12與供電電壓Vcc無關。能隙參考電路200進一步包括運算放大器OP2，其具有連接到 PMOS裝置P3漏極的第一輸入，與連接到節點a或節點b的第二 輸入d。通過此設定，節點a、 b、 c均全虛擬地互連，因而具有相 同的電壓。假定節點d連接到節點b，那么PMOS裝置P3的漏極 電壓、源極電壓和柵極電壓會分別地與PMOS裝置P2的漏極電壓、 源極電壓和柵極電壓相等。PMOS裝置P3因此完全反應MOS P2 的才喿作，因此電流13會等于電流12，其進一步等于電流Il。同樣 地，々i如節點d連4妾到節點a的話，電流II、 12和13亦一奪;f皮it匕相 等。
如在先前段落中所討論的，電流I2是固定的，并且實質免于受 到供電電壓Vcc與溫度的變化，因此電流13是固定的，并且免于
受到供電電壓VCC與溫度的變化。輸出參考電壓Vref等于I3 *R4， 因此，輸出參考電壓Vref是固定的，并免于供電電壓VCC與溫度的變化。
在優選實施例中，通過調整R4,可得到希望的輸出參考電壓
Vref。或者，希望的輸出參考電壓Vw可通過調整電流II與12 (及
此處的電流I3)而4尋到，其可通過選出適當二才及管Dl、 D2以及電 阻器R1、 R2與R3來獲得。
在先前段落所討論的實施例中，假定PMOS裝置Pl、 P2和P3 相等，故當在相同電壓下偏壓時，流經它們的源極-至-漏極電流會 相同。在替代的實施例中，PMOS裝置Pl、 P2和P3會不同。例如， 假如PMOS裝置P3制造成具有與PMOS裝置Pl 、 P2不同的柵極-寬度對4冊才及-長度比，那么電流I3將確實與電流Il以及I2成比例， 雖然沒有相等。在整個i兌明書中，假如13與II以及12成比例或相 等的話，電流I3則會S見為、、4竟射〃 電流I1與I2。在該情形中，電 流13與電流Il以及12成比例但不相等，最終的輸出參考電壓Vref 仍將固定，并且免于電力電壓Vcc與溫度上的變化。在另一實施例中，PMOS裝置Pl與P2不同，例如具有不同的寬/長比。于是需要 調整電阻器Rl、 R2和R3以及二4及管Dl與D2以4尋到固定電:^ II與12。
本發明實施例具有數個優點特征。首先，輸出參考電壓Vw會 低于1伏特，因此本發明的能隙參考電路會使用在低于1伏特的應 用。第二，輸出參考電壓Vref免于受到電力電壓VCC中的變化，即 使電壓Vcc變化范圍廣。圖4相較于圖2所示的先前才支術電路的性
能與圖3所示的電路，其中輸出參考電壓則以電力電壓Vcc的函數 來顯示。線20!為溫度-40。C的仿真結果，線202為溫度25。C的仿 真結果，同時線203為溫度125°C的仿真結果。圖2所示的電路調 整于室溫(25°C)下。因此，線202具有低電壓相依性，且當操作 電壓從1伏特改變到1.4伏特時，輸出參考電壓Vref中的變化會相 當低。然而，當低溫(線20J或高溫(線203 )操作在圖2所示的 電路時，在輸出參考電壓Vref則會有明顯變化(達到大約土 20毫伏)， 那時電力電壓則從1伏特變化到1.4伏特。相較之下，線22顯示圖 3所示電^各的仿真結果，其中-40°C、 25°C,和125。C的結果會彼 此重迭。值得注意的是，當電力電壓Vcc從1伏特改變到1.4伏特
時，輸出參考電壓Vref的變化均全都小于大約士0.5毫伏。
第三，即使溫度變化范圍廣，但輸出參考電壓Vref仍免于在溫度上
變化。圖5相較圖2所示先前技術電路的性能與圖3所示的電路， 其中輸出參考電壓顯示為溫度的函數。線30i為操作電壓l伏特的 仿真結果，線302為操作電壓1.2伏特的仿真結果，同時線303為操 作電壓1.4伏特的仿真結果。圖2所示的電^各會^皮調整以用于1.2 伏特的操作電壓。因此，線302具有低溫度相依性，且輸出參考電 壓V^的變化會相當低。然而，當圖2所示電路在低供電電壓(線 30!)或高供電電壓(線303)上操作時，當溫度從-40°C變化到125。C
時，輸出參考電壓Vref會有明顯變化(多到大約士20毫伏)。相較
之下，線32會顯示圖3所示電路的仿真結果，其中操作電壓l伏特、1.2伏特與1.4仗特的結果會彿_此重迭要:^意的是，當溫度從 -40。C變化到125。C時，輸出參考電壓Vref的變化均全小于大約士0.5毫伏。
雖然在先前的,爻落中沒有討i侖，但是本發明的實施例可需要啟 動機制，因為邗i如運算放大器OP1與OP2的輸入電壓恰好等于零 的話，運算》文大器OP1與OP2會關閉。可添加啟動才幾制與相應的 電路，以確保每當4是供供應電壓時可開啟運算放大器OP1與OP2。
雖然本發明與其優點已纟皮詳細"i兌明，但是應該理解的是，種種 改變、替代與變更可在此進行而無背離權利要求所定義的發明-睛神 與范圍。而且，本申請案的范圍并不打算限制在該說明書中所描述 的制程、機械、制造與物質成分、構件、方法與步驟的特定實施例。 一般本領域技術人員將從本發明揭露簡單地理解到，與在此所i兌明 相應實施例才丸4亍實質相同功能或得到實質相同結果的現存或稍后 研發的制程、機械、制造、物質成分、構件、方法或步驟，可根據 本發明來應用。于是，權利要求預期會包括在此些制程、機械、制 造、物質成分、構件、方法或步驟的范圍內。
主要組件符號說明
100運算放大器102輸入
104輸入106PMOS
108電阻器110節點
112二極管114電阻器
116節點118電阻器
120二極管122電路節點
130PMOS134PMOS200 能隙參考電路 Vref 參考電壓 Vfl 電壓差 Vcc 供電電壓 Dl、 D2 二極管 Vbias 偏壓電壓
OPl、 OP2 運算》文大器 DVf 電壓差 Vf2 電壓差
Pl、 P2、 P3 PMOS裝置 a、 b、 c、 d 節點 Rl、 R2、 R3 電阻器
權利要求
1. 一種電路，包含第一PMOS裝置，具有第一源極、第一柵極和第一漏極，其中所述第一源極耦合至供電節點；第二PMOS裝置，具有第二源極、第二柵極和第二漏極，其中所述第二源極耦合至所述供電節點，且其中所述第一PMOS裝置和所述第二PMOS裝置具有固定的源極-漏極電流；第三PMOS裝置，具有第三源極、第三柵極和第三漏極，其中所述第三源極耦合至所述供電節點，且其中所述第一柵極、所述第二柵極和所述第三柵極互連，且所述第一漏極、所述第二漏極和所述第三漏極虛擬互連；以及第一電阻器，耦合在所述第三漏極與接地之間。
2. 根據權利要求1所述的電路，其中，通過第一二極管和第一電 阻器，所述第一漏才及耦合至地面，且其中所述第一二極管與所 述第 一 電阻器并聯連接。
3. 根據權利要求1所述的電路，其中，通過第二二極管、第二電 阻器和第三電阻器，所述第二漏才及耦合至地面，其中所述第二 二極管與所述第二電阻器串聯連接，以形成子電路，且其中所 述子電路與所述第三電阻器并聯連接。
4. 根據權利要求3所述的電路，進一步包含與所述第二二極管并 聯連接的額外二極管。
5. 根據權利要求第1所述的電路，其中，所述第一漏極與所述第 二漏極各連接至第一運算放大器的輸入，所述第一柵極、所述 第二4冊才及和所述第三棚4及連4妄至所述第一運算》文大器的車命出， 且其中選自實質由所述第一漏極與所述第二漏極所組成的群 組的節點連接至第二運算放大器的第 一輸入，且其中所述第三 漏極連接至所述第二運算放大器的第二輸入。
6. 根據權利要求5所述的電路，進一步包含具有第四源極、第四 漏才及和第四棚4及的第四PMOS裝置，其中所述第四源4及連4妾 至所述第三漏極與所述第二運算放大器的第二輸入，且所述第 四柵極連接至所述第二運算放大器的輸出。
7. 根據權利要求1所述的電路，其中，所述第一PMOS裝置與 所述第二PMOS裝置相同，且其中所述第三PMOS裝置的寬 長比不同于所述第一 PMOS裝置與所述第二 PMOS裝置的寬/ 長比。
8. 一種電^各，包含第一PMOS裝置，具有第一源才及、第一4冊才及和第一漏才及， 其中所述第 一源才及耦合至供電節點；第二PMOS裝置，具有第二源才及、第二4冊才及和第二漏才及， 其中所述第二源極耦合至所述供電節點；第三PMOS裝置，具有第三源4及、第三棚4及和第三漏才及， 其中所述第三源極耦合至供電節點；第一運算放大器，具有第一輸入、第二輸入與輸出，其 中所述第一棚4及、所述第二4冊才及和所述第三棚4及連4妄至所述第 一運算放大器的輸出；第一電阻器與第一二極管，每一個均耦合在所述第一漏極與接地之間；第二電阻器，耦合在所述第二漏極與所述接地之間；第三電阻器，連接至所述第二漏極；第二二極管，耦合在所述第三電阻器與所述接地之間；第二運算放大器，具有耦合至所述第三漏極的第一輸入， 與耦合至選自由所述第一漏才及與所述第二漏4及所組成的群組 的節點的第二輸入；第四電阻器，具有耦合至所述第三漏4及的第一端點，與 耦合至所述接地的第二端點。
9. 根據權利要求8所述的電路，進一步包含第四PMOS裝置， 具有連接至所述第三漏極的第四源才及、連4妄至所述第二運算放 大器的所述輸出的第四柵極、以及耦合至所述第四電阻器的所 述第 一端點的第四漏才及。
10. 根據權利要求8所述的電路，其中，所述第二二極管具有比所 述第一二極管更大的飽和電流。
11. 根據權利要求8所述的電路，進一步包含并聯至所述第二二極 管的額外的二極管，其中所述第一二極管、所述第二二極管與 所述額外二才及管實質;也相同。
12. —種電i 各，包含第一PMOS裝置，具有第一源才及、第一4冊才及和第一漏才及， 其中所述第 一 源極連接至供電節點；第二PMOS裝置，具有第二源才及、第二棚^及和第二漏才及， 其中所述第二源極連接至所述供電節點；第三PMOS裝置，具有第三源才及、第三柵4及和第三漏才及， 其中所述第三源極連接至供電節點；第一運算放大器，具有第一輸入、第二輸入與輸出，其 中所述第 一柵極、所述第二柵極和所述第三柵極連接至所述第 一運算放大器的輸出；第一電阻器與第一二極管，每一個均耦合在所述第一漏 才及與4妄地之間；第二電阻器，耦合在所述第二漏才及與所述4妾地之間；第三電阻器，連接至所述第二漏極；第二二極管，耦合在所述第三電阻器與所述接地之間；第四PMOS裝置，具有第四源才及、第四4冊4及和第四漏才及， 其中所述第四源才及耦合至所述第三漏才及；第二運算放大器，具有耦合至所述第三漏極的第一輸入， 耦合選自由所述第 一漏極與所述第二漏極所組成的群組的節 點的第二輸入，與耦合至所述第四柵極的輸出；以及第四電阻器，耦合在所述第四漏極與所述接地之間。
13. 根據權利要求12所述的電路，其中，所述第二二極管具有比 所述第一二才及管更大的々包和電流。
14. 根據權利要求12所述的電路，進一步包含連接至所述第四漏 極的輸出節點。
全文摘要
本發明涉及一參考電壓電路，其包括具有第一源極、第一柵極和第一漏極的第一PMOS裝置，其中第一源極耦合至供電節點；以及具有第二源極、第二柵極和第二漏極的第二PMOS裝置。第二源極耦合至供電節點。第一與第二PMOS裝置具有固定的源極-漏極電流。參考電壓電路進一步包括具有第三源極、第三柵極和第三漏極的第三PMOS裝置；以及耦合在第三漏極與接地之間的電阻器。第三源極耦合至供電節點。第一柵極、第二柵極和第三柵極互連。第一漏極、第二漏極和第三漏極虛擬地互連。
文檔編號G05F3/24GK101414196SQ200810085089
公開日2009年4月22日 申請日期2008年3月17日 優先權日2007年10月15日
發明者李嘉富, 王國銘, 薛旭峰, 賴逢時 申請人:臺灣積體電路制造股份有限公司