專利名稱：調節控制回路的加權電路的制作方法
技術領域：
本發明涉及一種用于針對輸入信號來調節控制回路的電路和方法，尤其是用于信號接收機。
背景技術：
在許多技術裝置中、尤其是在信號接收機中配備有一個或多個控制回路。
圖1示出了根據現有技術的控制回路。控制回路的減法器從存在于輸入E處的輸入信號xe中減去由內部環路濾波器輸出的反饋信號xR。由該減法器生成的控制差或控制偏差xd通過受控系統傳遞到該控制回路的輸出A。受控系統的輸出信號xa(或受控變量)由環路濾波器來濾波并作為反饋信號xR輸出到減法器。環路濾波器或控制器將該控制回路的輸出信號反饋回所述輸入。以取決于要進行控制的受控系統的方式，來選擇環路濾波器或控制器。如圖1中所闡釋的根據現有技術的控制回路包含由比例(P)控制器、積分(I)控制器、和微分(D)控制器組成的PID控制器。
由PID控制器或環路濾波器輸出的反饋信號是如下從輸出信號中產生的xR(t)=KP·xa(t)+KI∫xa(t)dt+KDdxa(t)dt---(1)]]>其中KP、KI、KD代表控制器的傳遞值(transfer value)或控制參數。
環路濾波器的傳遞函數如下來讀取HR(s)=KP+KIs+KD·s=KD·s2+KPS+K1s---(2)]]>圖1示出了具有PID控制器的控制回路，其中比例控制器、積分控制器和微分控制器并聯在環路濾波器中。這種類型的環路濾波器能夠通過并聯更多的信號支路來擴展，舉例來說，在所述信號支路中串聯多個積分器或微分器。環路濾波器或控制器的選擇取決于要進行控制的受控系統。具有延遲傳遞響應的受控系統需要I或PI控制器。盡管受控系統具有利用P控制器來管理的積分作用，但是利用PI控制器也可能會帶來某些額外的改進。在許多控制任務中，PID控制器對于實現復雜性、處理和可達到的效果而言是有益的。
如圖1中所闡釋的根據現有技術的控制回路可被構造為數字或模擬的形式。控制回路尤其可以用于信號接收機中。這些控制回路必須根據不同的要求進行不同的設置。在調整到輸入信號的情況下，在所謂的獲取模式中，控制回路首先以這種盡可能快的方式來設置，也就是說以盡可能迅速地最小化控制偏差這樣的方式來設置。之后，在所謂的跟蹤模式中，控制回路的控制器以這樣遲緩或緩慢的方式來設置，以便實現對控制偏差干擾的良好抑制。借助控制參數KP、KI、KD來設置控制器或環路濾波器。控制器在獲取模式中具有高頻帶寬度，而在跟蹤模式中具有小頻帶寬度。在獲取模式中，控制回路是快速的，而在跟蹤模式中，控制回路很好地抑制了噪聲干擾。
在許多應用中，集成電路包括多種多樣的控制回路。舉例來說，通常在數字接收機上配備用于模擬增益設置的控制回路、用于數字增益設置的又一控制回路、用于載波頻率設置的控制回路、用于載波相位設置的控制回路、和最后用于時鐘相位設置的又一控制回路。而且，在接收機內可以為信道估計配備更多的控制回路。對各個控制參數的設置導致了各個控制回路的截止頻率fg的變化。
圖9示出了根據現有技術的控制回路的階躍響應。如果將圖9a中所示的階躍信號施加到根據現有技術的控制回路中，將會產生圖9b中所示出的信號輪廓。曲線I示出了在獲取模式中運行的傳統控制回路的階躍響應，而曲線II示出了跟蹤模式中的傳統控制回路的階躍響應。圖9b示出了環路濾波器的輸出處的階躍響應。如果控制回路在跟蹤模式中緩慢地逼進期望值1，則在獲取模式中信號將在期望值1附近大幅波動。在傳統控制回路中，控制回路首先處于獲取模式，然后轉換到跟蹤模式。這是通過在用于設置環路濾波器的兩組控制參數KP、Ki、Kd之間進行轉換來完成的。兩組控制參數之間的硬轉換導致無法將集成到時間表中的控制偏差最小化，也就是說將控制誤差的能量或控制差分信號xd的能量最小化。
發明內容
本發明的目的在于提供一種加權電路，用于通過最小化控制偏差的方式來針對輸入信號調節控制回路。
根據本發明，該目的是通過用于針對輸入信號xe來調節控制回路的加權電路來實現的，所述控制回路具有從輸入信號xe中減去加權反饋信號xR以生成控制差分信號xd的設備，該控制差分信號xd被輸出到控制回路的受控系統，通過加權電路將受控系統的輸出信號xa乘以倍增因數MF序列，以生成加權反饋信號xR，該控制回路的頻帶寬度fg通過倍增因數MF序列而逐步減少。
在發明的加權電路的優選實施例中，控制回路的頻帶寬度fg可以通過倍增因數MF序列逐步地等分。
在發明的電路的限制版本中，受控系統的輸出信號加權所用的每一個倍增因數均被乘以所述輸出信號特定持續時間。
在發明的加權電路的進一步限制版本中，倍增因數序列是這樣的倍增因數序列，以致用于等分頻帶寬度的持續時間與通常在調整操作期間進行設置的控制回路的頻帶寬度的持續時間/帶寬乘積在調整操作期間是恒定不變的。
該受控系統可以由信號延遲電路來形成。
該加權電路可以具有數字結構。
在發明的加權電路的限制版本中，該加權電路具有用于施加該受控系統的輸出信號值的信號輸入，所述信號輸入被連接到可控的第一移位寄存器，該可控的第一移位寄存器以取決于控制數據字的m個較高有效位的方式將所施加的輸出信號值向左移位。
在根據本發明的發明的加權電路的進一步限制版本中，加權電路具有乘法器，其將已經由可控的第一移位寄存器向左移位的信號值乘以控制數據字的n個較低有效位。
該加權電路可以具有第二移位寄存器，該第二移位寄存器根據控制數據字的較低有效位的數目n將由乘法器生成的乘積值向右移位。
在發明的加權電路的另一限制版本中，該加權電路具有第一加法器，該第一加法器將已經由第一移位寄存器向左移位的信號值加到已經由第二移位寄存器向右移位的乘積值上，并將總和輸出到加權電路的信號輸出。
控制數據字可以包括較高有效位的第一數目m和較低有效位的第二數目n。
在這種情況下，控制數據字優選地被緩沖存儲在寄存器中。
加權電路可以具有第二加法器，該第二加法器將偏移值相加到信號值上，該信號值是由信號序列發生器生成的。
在這種情況下，信號序列發生器優選地是可編程的。
該發明的加權電路可以具有用于緩沖存儲該偏移值的存儲器。
該發明的加權電路可被配備在控制回路的環路濾波器中。
優選地將比例元件連接在發明的加權電路的下游。
作為替換方案，將積分器連接在發明的加權電路的下游。
作為替換方案，將微分器連接在發明的加權電路的下游。
在一個可替換的實施例中，發明的加權電路可以具有模擬結構。
根據本發明，該目的也是通過用于針對輸入信號來調節控制回路的方法來實現的，該方法具有以下步驟，也就是從輸入信號xe中減去加權反饋信號xR，以生成控制差分信號xd，該控制差分信號xd被輸出到受控系統；將受控系統的輸出信號乘以倍增因數MF序列，以生成加權反饋信號xR，該控制回路的頻帶寬度fg通過倍增因數MF序列而逐步地減少。
此外，還參考用于闡明對本發明必不可少的特征的附圖，對本發明的加權電路和根據本發明的方法的優選實施例進行描述。
圖1如上所述是根據現有技術的控制回路；圖2是包括根據本發明的加權電路的控制回路；圖3是發明的加權電路的優選實施例的電路結構；圖4是用于闡明如圖3中所示的加權電路的運行的表格；圖5是用于闡明如圖3中所示的加權電路的優選實施例的運行的圖表；圖6是發明的加權電路的傳遞函數；圖7是包括發明的加權電路的控制回路的又一示范性實施例；圖8是包括根據本發明的發明的加權電路的控制回路的又一示范性實施例；圖9a、9b是用于闡明與包括發明的加權電路的控制回路相比的傳統控制回路的特性的信號圖。
具體實施例方式
如從圖2可以看出的那樣，控制回路1具有用于施加輸入信號xe的信號輸入2。該輸入信號xe可以是復數值的。該信號輸入2通過控制回路1的內部線路3被連接到設備4，該設備4從輸入信號xe中減去加權反饋信號xR，以生成控制差分信號xd。由設備4輸出的控制差分信號xd通過內部線路被輸出到控制回路1的受控系統6。設備4優選地是減法器。在可替換的實施例中，設備4是由混頻器形成的，在該實施例中，另外將載波鑒相器配備在環路濾波器12的反饋路徑上游中。作為替換方案，設備4是由重采樣濾波器或由協調旋轉數字計算機電路形成的。該受控系統6可以是任何任意的受控系統。在一個實施例中，受控系統6是由信號延遲電路形成的，例如由單頻信號線路構成。受控系統6的輸出信號通過內部線路7被輸出到控制回路1的信號輸出8。在分支節點9上，受控系統6的輸出信號被分接出來，并通過內部線路10施加到控制器的環路濾波器12的信號輸入11。環路濾波器12具有信號輸出17，該信號輸出17通過內部線路14將加權反饋信號xR施加到設備4。
在圖2中所闡釋的實施例的情況下，控制器或環路濾波器12包括所謂的PID控制器，其中比例元件12a、積分器12b和微分器12c并聯。比例元件12a、積分器12b和微分器12c分別被連接在根據本發明的加權電路13a、13b、13c的下游。配備在環路濾波器12中的加權電路13a、13b、13c在電路方面被同樣地構造。加權電路13a、13b、13c獲取施加到環路濾波器12的信號輸入11的受控系統6的輸出信號，并將該信號用倍增因數序列進行加權。由加權電路13a、13b、13c輸出的受控系統6的加權輸出信號通過線路14a、14b、14c輸出到連接在下游的比例元件12a、連接在下游的積分器12b、和連接在下游的微分器12c。比例元件12a、積分器12b和微分器12c分別通過輸出線路15a、15b、15c被連接到環路濾波器12內的加法器16，該加法器相加這些信號，以形成反饋信號xR。
在如圖2中所闡釋的控制回路1的情況下，這個控制回路在環路濾波器12內具有三個根據本發明的加權電路13a、13b、13c。這些加權電路將受控系統6的輸出信號乘以倍增因數MFi序列。在這種情況下，控制回路1的頻帶寬度fg通過倍增因數MFi序列而逐步地減少。在根據本發明的加權電路13的一個優選實施例中，控制回路1的頻帶寬度fg在這種情況下通過倍增因數序列被逐步地等分。用于對受控系統6的輸出信號進行加權的倍增因數序列中的每個倍增因數MFi被乘以輸出信號xa特定持續時間。在這種情況下，用于等分頻帶寬度fg的持續時間與通常在調整操作期間所設置的控制回路1的頻帶寬度的持續時間/帶寬乘積在調整操作期間是恒定不變的。
圖3示出了圖2中所闡釋的加權電路13的優選實施例。每一個加權電路13均具有用于施加要加權的信號的信號輸入13-1。加權電路13的信號輸入13-1被連接到第一移位寄存器13-2。第一移位寄存器13-2是可控的移位寄存器，其以取決于控制數據字Z的m個較高有效位(MSB)的方式將所施加的信號值向左移位。在圖3中所闡釋的實施例的情況下，加權電路13具有用于緩沖存儲控制數據字Z的寄存器13-3。控制數據字Z包括m個較高有效位(MSB)和n個較低有效位(LSB)。舉例來說，在一個優選實施例中，控制數據字Z包括m＝5個較高有效位和n＝3個較低有效位。因此，在這個實施例中，控制數據字Z包括總共8位。被緩沖存儲在寄存器13-3中的較高有效控制位MSB通過m條控制線來驅動第一移位寄存器13-2。移位寄存器13-2將具有字寬wb的所施加的信號值以取決于m個較高有效位的方式向左移位。
根據本發明的加權電路18還具有乘法器13-4，該乘法器13-4將已經由可控的第一移位寄存器13-2向左移位的信號值乘以控制數據字Z的n個較低有效位(LSB)。
根據本發明的加權電路13還具有第二移位寄存器13-5，該第二移位寄存器13-5根據控制數據字Z的較低有效位(LSB)的數目n將由乘法器13-4生成的乘積值向右移位。在輸出側，第二移位寄存器13-5被連接到根據本發明的加權電路13的第一加法器13-6。第一加法器13-6將已經由第一移位寄存器13-2向左移位的信號值相加到已經由第二移位寄存器13-5向右移位的乘積值，并將總和值輸出到加權電路13的信號輸出13-7。
在一個實施例中，加權電路13還包含第二加法器13-8，該第二加法器13-8將偏移值相加到信號值S上，以生成控制數據字Z。在這種情況下，信號值S優選地是由信號序列發生器13-9生成的。在一個實施例中，偏移值被施加到加權電路13的信號輸入13-10。在可替換的實施例中，偏移值被緩沖存儲到另一緩沖存儲器中。信號序列發生器13-9優選地是可通過接口13-11進行編程的。而且，在一個優選實施例中，信號序列發生器13-9通過第一控制輸入13-12獲取起始值，并通過另一控制輸入13-13獲取終止值。
如從圖2中可以獲知，比例元件12a、積分器12b或微分器12c都被連接在根據本發明的加權電路13的下游。
圖3中所闡釋的加權電路13具有數字結構。在可替換的實施例中，加權電路13也可以具有模擬結構。
以下將描述根據本發明的加權電路13的運行。
加權電路13的輸出13-7處的輸出信號值是從施加到信號輸入13-1的輸入信號與倍增因數MF的乘積中來獲得的輸出信號＝MF·輸入信號(1)在這種情況下，倍增因數MF如下取決于被緩沖存儲在寄存器13-3中的控制數據字Z的較高有效位(MSB)和較低有效位(LSB)MF=2MSB(1+LSB2n)---(2)]]>其中，0≤MSB≤2m-1 (3)0≤LSB≤2n-1 (4)在根據本發明的加權電路13的情況下，倍增因數MF的值域如下來獲得1≤MF≤MFmax(5)最小倍增因數MFmin是一個MFmin=20(1+02n)=1---(6)]]>最大倍增因數MFmax如下得到MFmax=2(2m-1)[1+2n-12n]---(7)]]>在一個優選實施例中，較高有效位(MSB)的數目是m＝5，而較低有效位(LSB)的數目是n＝3。
因此，在這個優選實施例的情況下，能夠如下得到可被設置的倍增因數MF的值域0≤MSB≤25-1＝31(8)0≤LSB≤23-1＝7 (9)
MFmin=20(1+023)=1---(10)]]>MFmax=231(1+723)=231(1+78)---(11)]]>由方程(2)定義的倍增因數MF可被表示為MSB＝n+k (12)如下MF=2n+k(1+LSB2n)---(13)]]>其中，2k表示根據本發明的加權電路13的絕對步長ASW。如果在加權電路13的情況下配備n＝3個較低有效位LSB，則根據本發明的加權電路13的倍增因數MFi如下來獲得K＝0步長1(14)23(1+0/8)＝823(1+1/8)＝923(1+2/8)＝1023(1+3/8)＝1123(1+7/8)＝15K＝1步長2
24(1+0/8)＝1624(1+1/8)＝1824(1+2/8)＝2024(1+7/8)＝30K＝2步長425(1+0/8)＝3225(1+1/8)＝3625(1+7/8)＝60K＝3步長826(1+0/8)＝6426(1+6/8)＝1226(1+7/8)＝120
K＝28步長228231(1+0/8)＝231231(1+7/8)＝231+7.228根據本發明的加權電路13的絕對步長ASW如下得到ASW＝2k(15)因此，根據本發明的加權電路13的相對步長RSW如下得到RSW=MFLSB+1MFLSB=2n+k(1+LSB+12n)2n+k(1+LSB2n)=2n+1+LSB2n+LSB---(16)]]>因此，對于其中較低有效位(LSB)的數目n＝3的優選實施例而言，根據本發明的加權電路13的相對步長RSW如下得到RSW=9+LSB8+LSB---(17)]]>其中，0≤LSB≤2n-1＝7(18)因此，根據本發明的加權電路13的相對步長RSW以取決于n＝3的較低有效位LSB的方式如下得到(19)
RSW(LSB=0)=98]]>RSW(LSB=1)=109]]>RSW(LSB=2)=1110]]>RSW(LSB=3)=1211]]>RSW(LSB=4)=1312]]>RSW(LSB=5)=1413]]>RSW(LSB=6)=1514]]>RSW(LSB=7)=1615]]>對于根據本發明的加權電路13的不同絕對步長K而言，相對步長RSW是恒定不變的。因此以下方程有效9/8(k＝0)＝18/16(k＝1)＝36/32(k＝2)＝72/64(k＝3)…(20)諸如用在控制回路1的環路濾波器12處的根據本發明的加權電路13與諸如用于圖1中所示的傳統控制回路的環路濾波器中的傳統乘法器相比的一個優點是，與在傳統乘法器中不同，根據本發明的加權電路13的量化不是線性的。傳統的乘法器本身具有線性量化。這意味著，較低有效位(LSB)的變化可能有非常不同的效果，如在相對項中所看到的那樣。舉例來說，在7位乘法器的情況下，在較低有效位LSB從一轉變為二的情況下，將1/128的倍增因數變為2/128，也就是說，倍增因數MF被改變了100％。在較高有效位發生變化的情況下，例如從100/128變化到101/128，相比而言，倍增因數MF僅僅變化了1％。因此，對于用戶而言，具有乘法器的傳統加權電路僅能夠非常差地進行直觀地設置，因為在小數值的情況下倍增因數MF由于較低有效位LSB中的變化而發生顯著地變化，而在大數值的情況下，即使較低有效位LSB發生了變化，倍增因數幾乎也不會發生任何變化。因此，根據本發明的加權電路13具有這樣的優點，即與傳統的加權電路相比，它能夠明顯地更加容易地進行設置。
使用乘法器的加權電路的另一個缺點在于，即使對于小數值的精細量化而言，乘法器也必須進行巨大的設計，也就是說它們必須具有高位寬度。這增加了電路的費用。因此，在具有預定位寬度的乘法器的情況下，通常是這樣的情況，即對于小信號值而言，乘法器所提供的量化過于粗糙，而對于大信號值而言，乘法器所提供的量化又過于精細。因此，對于使用乘法器的傳統加權電路來說，控制參數的精細、均衡的變化是不可能的，因為線性量化級不是太粗糙就是太小。
圖4中所示的表格表示了優選實施例中的如圖3中所示的根據本發明的加權電路13的運行。在圖4中所示的例子中，根據本發明的加權電路13被用于減少倍增因數MF，該倍增因數MF用于對受控系統6的輸出信號從初始值128到最終值8進行逐位加權。
圖4中所示的表格示出了被緩沖存儲在寄存器13-3中的位序列、驅動移位寄存器13-2的較高有效位MSB和被施加到乘法器13-4的較低有效位LSB。
在t0時，要加權的受控系統的輸出信號利用倍增因數128來加權。為此目的，移位寄存器13-2將所施加的信號值向左移位了七個位置，這對應于與因子27＝128相乘。因此，較高有效位MSB具有數字形式的相應值(7＝00111)。被緩沖存儲在寄存器13-3中的較低有效位LSB在t0時都是零。被存儲在寄存器13-3中的位序列對應于受控的數據字Z＝56。在圖3中所闡釋的實施例的情況下，所述控制數據字Z是由恒定的偏移值Offset＝24與信號值S＝32的總和來形成的。
在t1時，倍增因數MF被等分為MF＝64。為此目的，通過將恒定的偏移值24加到較低的信號值S＝24上，而將控制數據字Z設置為48。這樣，倍增因數MF順序地或逐步地被減至最終值8。圖4示出了相應的控制數據字Z以及也示出了由序列發生器13-9所生成的相應的信號值S。
圖5作為圖4中所示例子的結果示出了倍增因數MF在時間表中的變化。如從圖5中可知，倍增因數MF以時間離散的方式減少。
如從圖4中的表格可知，倍增因數序列、也就是說倍增因數MFi的序列是這樣的，以致持續時間/帶寬乘積是恒定的。
該持續時間/帶寬乘積是從用于等分控制回路1的頻帶寬度fg的持續時間與通常在調整操作期間進行設置的控制回路1的頻帶寬度fgi中來獲得的。
(21)
ΔT0＝t1-t0fg0＝fg/t＝t0ΔT1＝t2-t1＝2·ΔT0 ΔT2＝t3-t2＝2·ΔT1 ΔT3＝t4-t3＝2·ΔT2 ΔTi＝ti+1-ti＝2·ΔTj-1 因此，以下的關系產生了持續時間/帶寬乘積(ZBP)的結果ZBP＝ΔT1·fgi＝2ΔTi-1·fgi＝1＝常數 (22)控制回路1的頻帶寬度fg通過倍增因數MFi序列而逐步地等分。隨著控制回路的頻帶寬度fgi的降低，倍增因數MFi的變化也變得越來越小。
圖6作為頻率f的函數示出包含根據本發明的加權電路13的控制回路1的傳遞特性。控制回路的頻帶寬度fg導致-3dB的幅度衰減。控制回路1擁有具有特定頻帶寬度fg的高通濾波器特性，也就是說所述頻率范圍在0Hz與截止頻率fg之間。通過等分倍增因數MF，頻帶寬度fg1在t1時被等分。通過進一步將倍增因數降低到相乘值MF＝32，控制回路1的截止頻率fg2在t2時再次被等分。如從圖4、5、6中可知，帶寬乘積在調整操作期間是恒定不變的。
在如圖3中所示的根據本發明的加權電路13的優選實施例的情況下，被加到偏移值上以形成控制數據字Z的信號值S是由信號序列發生器13-9生成的。
圖4中所示的信號序列S優選地由信號序列發生器13-9根據以下的程序來生成(23)Ref＝2n
SStart＝32SStop＝DELTA＝REFS＝SStartWhile S≥SStopOutput SS＝S-DELTA 在這種情況下，起始值Sstart＝32通過控制輸入13-12被轉移到信號序列發生器，而終止值Sstop＝0通過另一控制輸入13-13來施加。
參考變量REF取決于較低有效位LSB的數目n。在一個優選實施例中，n＝3。
只要信號值S大于終止值，則信號值S就被減少了Δ值增量。首先，該Δ值等于參考變量。如果對(S/REF)的模＝0，則Δ值被等分。
在第一實施例中，信號序列發生器13-9是可編程微處理器。在可替換的實施例中，以上說明的程序是硬連線的。
在圖3中所闡釋的實施例的情況下，控制數據字Z是借助偏移值和信號序列發生器13-9來生成的。在可替換的實施例中，該控制數據字Z是從外部被寫入到寄存器13-3中的。在該實施例中，加權電路13因而并不包含加法器13-8和信號序列發生器13-9。
利用如圖3中所示的根據本發明的加權電路13，控制回路1的頻帶寬度fg通過倍增因數MFi序列而逐步等分，而持續時間-帶寬乘積保持恒定不變。因此，控制回路1從獲取操作模式逐步地或連續地轉移到跟蹤模式，在獲取操作模式中控制回路具有高帶寬，在眼蹤模式中控制回路具有低帶寬。圖9b中的曲線II示出了包含根據本發明的加權電路13的控制回路1的相應的階躍響應。
在這種情況下，借助于根據本發明的加權電路13，隨著時間的過去，控制偏差或控制差分信號xd的能量被最小化。
根據本發明的加權電路13在時間離散的步驟中降低了倍增因數MF，而持續時間/帶寬乘積保持恒定不變。隨著頻帶寬度fg降低，加權值的倍增因數的變化也越來越小。
圖7示出了控制回路1的又一實施例。在這個實施例中，加權電路13提供受控系統6的輸出信號與倍增因數序列的相乘。在輸出側，比例元件12a、積分器12b和微分器12c與加權電路13連接。
圖8示出了控制回路1的又一實施例，其中同樣地僅配備了一個加權電路13，該加權電路13通過可控開關設備被連接到比例元件12a、積分器12b和微分器12c。
盡管本領域技術人員能夠建議各種修改和變化，但本發明者的意圖是想要將所有變化和修改都包含在對其授權的專利內，只要這些變化和修改合理地并恰當地處于其對本領域的貢獻的范圍之內。
權利要求
1.一種用于針對反饋控制回路的輸入信號來調節所述反饋控制回路的加權電路；所述反饋控制回路包括受控系統和用于通過從所述輸入信號中減去加權反饋信號來生成控制差分信號的設備；所述控制差分信號被饋送給所述受控系統；所述受控系統響應于所述控制差分信號來生成輸出信號，并且所述受控系統的所述輸出信號借助加權電路乘以倍增因數序列，以生成所述加權反饋信號；和所述反饋控制回路的頻帶寬度通過所述倍增因數序列而被逐步地減少。
2.如權利要求1所述的電路，其中，所述反饋控制回路的所述頻帶寬度通過所述倍增因數的序列而被逐步地等分。
3.如權利要求1所述的電路，其中，用于所述受控系統的所述輸出信號的所述加權的每個所述倍增因數均乘以所述輸出信號特定持續時間。
4.如權利要求3所述的電路，其中，所述倍增因數的所述序列是這樣的，以致用于等分所述頻帶寬度的所述持續時間與通常在調整操作期間進行設置的所述反饋控制回路的所述頻帶寬度的所述持續時間/帶寬乘積在所述調整操作期間是恒定不變的。
5.如權利要求1所述的電路，其中，所述反饋受控系統由信號延遲電路來形成。
6.如權利要求1所述的電路，其中，所述加權電路是數字設計。
7.如權利要求6所述的電路，其中，所述加權電路包括用于施加所述受控系統的輸出信號值的信號輸入，所述信號輸入被連接到可控的第一移位寄存器；所述可控的第一移位寄存器以取決于控制數據字的m個較高有效位的方式將所述所施加的輸出信號值向左移位。
8.如權利要求7所述的電路，其中，所述加權電路包括乘法器，該乘法器將已經由所述可控的第一移位寄存器向左移位的所述信號值乘以所述控制數據字的n個較低有效位。
9.如權利要求8所述的電路，其中，所述加權電路包括第二移位寄存器，該第二移位寄存器根據所述控制數據字的較低有效位的所述數目n將由所述乘法器所生成的所述乘積值向右移位。
10.如權利要求9所述的電路，其中，所述加權電路包括第一加法器，該第一加法器將已經由所述第一移位寄存器向左移位的所述信號值加到已經由所述第二移位寄存器向右移位的所述乘積值上，并將得到的總和輸出到所述加權電路的信號輸出。
11.如權利要求7所述的電路，其中，所述控制數據字包括較高有效位的第一數目m和較低有效位的第二數目n。
12.如權利要求11所述的電路，其中，所述控制數據字被緩沖存儲在寄存器中。
13.如權利要求12所述的電路，其中，所述加權電路包括第二加法器，該第二加法器將偏移值加到信號值(S)上，該信號值(S)由信號序列發生器生成。
14.如權利要求13所述的電路，其中，所述信號序列發生器是可編程的。
15.如權利要求13所述的電路，其中，所述加權電路包括用于緩沖存儲所述偏移值的存儲器。
16.如權利要求1所述的電路，其中，所述加權電路被配備在所述控制回路的環路濾波器中。
17.如權利要求1所述的電路，其中，比例元件被連接在所述加權電路的下游。
18.如權利要求1所述的電路，其中，積分器被連接在所述加權電路的下游。
19.如權利要求1所述的電路，其中，微分器被連接在所述加權電路的下游。
20.如權利要求1所述的電路，其中，所述加權電路是模擬設計的。
21.如權利要求1所述的電路，其中，所述減法設備是減法器、混頻器、再采樣濾波器或協調旋轉數字計算機電路。
22.一種用于針對反饋控制回路的輸入信號來調節所述反饋控制回路的方法，其包括以下步驟通過從所述輸入信號中減去加權反饋信號來生成控制差分信號；將所述控制差分信號饋送給受控系統；響應于所述控制差分信號由所述受控系統生成輸出信號；通過將所述受控系統的所述輸出信號乘以倍增因數序列來生成所述加權反饋信號；和通過所述倍增因數序列來逐步地減少所述反饋控制回路的頻帶寬度。
全文摘要
針對用于針對反饋控制回路的輸入信號來調節該反饋控制回路的加權電路，該反饋控制回路包括受控系統和用于通過從該輸入信號中減去加權反饋信號來生成控制差分信號的設備。該控制差分信號被饋送給生成輸出信號的受控系統。該輸出信號借助加權電路來乘以倍增因數序列，以生成加權反饋信號。該反饋控制回路的頻帶寬度通過該倍增因數序列來逐步地減少。
文檔編號G05B11/42GK1776548SQ20051013159
公開日2006年5月24日 申請日期2005年10月28日 優先權日2004年10月28日
發明者A·門克霍夫 申請人:因芬尼昂技術股份公司