專利名稱：采用溝道長度調制的電流鏡補償的制作方法
技術領域：
在此描述的電路系統一般地涉及自動測試設備，更具體地說，涉及用于自動測試設備應用的低抖動定時信號發生電路。
背景技術：
對于高性能半導體測試器，定時信號邊沿的設置通常是關鍵參數。能夠在要求點的幾微微秒內及時設置測試信號的上升沿和/或下降沿，意味著大量合格在測試半導體器件的數量或者大量不合格在測試半導體器件的數量不同。
產生高精度定時信號的傳統定時信號發生器通常用于CMOS集成電路中。CMOS技術以非常低的成本提供較好的性能。然而，CMOS IC通常易受溫度以及其它影響電路性能的條件的影響。為了克服該情況，許多CMOS定時信號發生器采用復雜的補償技術使延遲的變化降低到最小。
參考圖1，用于實現溫度補償的傳統CMOS定時信號發生器10通常包括多個連接在一起構成延遲線路的延遲單元D1-DN。每個延遲單元的輸出用作定時信號選擇器(未示出)的定時選擇輸入。該輸出還用于延遲補償解決方案。采用補償復用器12，它接收延遲輸出，而將輸出送到檢相器14，在該檢相器14，將它與基準信號Vref進行比較，以確定任意相位差。然后，響應任意相位差的大小，產生補償電壓，然后，將它饋送到電荷泵或電壓—電流轉換器16。將該轉換器產生的電流作為基準偏置電流送到偏置電流扇出電路18，偏置電流扇出電路18復制偏置電流，并對該延遲單元分配偏置電流，以控制該延遲。
為了扇出，或者為了對各種延遲單元分配偏置電流，通常采用電流鏡電路解決方案。如圖2所示，傳統的電流鏡包括基準電流源19，它連接到電流源晶體管QS，以通過第一鏡像晶體管QFM產生相同的電流。該鏡像晶體管的柵極連接到其漏極，同時，其源極端連接到電源電壓VDD。并聯設置多個鏡像晶體管QFM2-QFMN，每個鏡像晶體管的柵極都連接到第一鏡像晶體管的柵極，而源極端連接到VDD。
盡管這種配置對于預定的應用工作良好，但是，通過每個鏡像晶體管的電流易受作用在VDD總線上的噪音分量的影響。甚至100毫伏的較小改變也可能引起通過每個鏡像晶體管的偏置電流的發生相應變化，相應影響由其提供的電流水平。隨著集成電路上的電壓水平不斷降低，這個問題變得更加明顯。
需要一種當前不存在的補償電路，該補償電路與電流鏡電路一起工作，以將因為電源電壓噪音引起的電流變化降低到最小。在此描述的電流鏡補償電路滿足該需要。
發明內容
在此描述的電流鏡補償電路提供了一種利用一個或者多個電流鏡產生偏置電流的低抖動解決方案。通過將因為電源電壓的噪聲引起的誤差降低到最小，可以在電流鏡電路系統幾乎不產生誤差的情況下，在集成電路上采用降低的電源電壓電平。
為了實現上述優點，一種形式的電路包括與電流鏡電路一起使用的電流補償電路。該電流鏡電路具有用于驅動第一扇出電流鏡級的第一可編程電流鏡級確定的電流通路。該第一可編程電流鏡級至少包括一個其溝道長度為第一溝道長度調制因數λ1的晶體管。該第一扇出電流鏡級連接到電壓源。該電流補償電路包括連接到電壓源，而且具有連接到電流通路的電流輸出端的電源電壓電流鏡。該電流補償電路進一步包括與電源電壓電流鏡串聯，而且至少包括一個其溝道長度為溝道長度調制因數λ2的晶體管的第二可編程電流鏡。第二溝道長度調制因數λ2大于第一溝道長度調制因數λ1。因此，第一可編程電流鏡和第二可編程電流鏡配合，以使通過第一扇出電流鏡級的偏置電流基本上保持與電源電壓的變化無關。
在另一種形式中，該電路包括一種用于半導體測試器的定時信號發生器。該定時信號發生器包括延遲線，具有多個延遲單元，該延遲單元具有相應相移輸出端和偏置電流輸入端。具有多個輸入端的選擇器接收相移輸出，而且包括一個輸出端。檢相電路系統檢測選擇器輸出與基準信號之間的相移，并產生偏置電流。該定時信號發生器進一步包括用于對多個延遲單元分配偏置電流的裝置。
在結合附圖閱讀時，根據下面所做的詳細說明，本發明的其他特征和優點顯而易見。
通過參考下面的更詳細描述和附圖，可以更好地理解在此描述的電路，其中圖1是傳統定時信號發生器的高級方框圖；圖2是在圖1所示定時信號發生器中使用的傳統偏置電流扇出電路系統的部分原理圖；圖3是根據此處描述的一種形式的電路的定時信號發生器的高級方框圖；以及圖4是用于圖3所示定時信號發生器的偏置電流源的高級方框圖。
具體實施例方式
在此描述的、通常利用50表示的電流鏡補償電路提供了一種用于解決高性能CMOS定時信號發生器中改變電源電壓產生的不希望影響的唯一解決解決方案。這是通過對扇出電路系統30產生的偏置電流饋送補償電流實現的。補償電流抵消因為噪音或抖動引起VDD的改變而導致的偏置電流的改變。通過使改變VDD的影響降低到最小，也相應地將單元延遲特性的改變降低到最小。
現在參考圖3，圖3示出了通常利用20表示的、采用電流鏡補償電路的定時信號發生器。該定時信號發生器是提供偏置電流補償以控制延遲類型的。該發生器包括延遲線路22，它包括一組N個延遲單元D1-DN，每個延遲單元相對于輸入時鐘CLK提供1/N相位偏差。在2003年2月28日提交的、轉讓給本申請的申請人的、標題為“Low JitterDelay Cell”的序號為10/376,664的未決專利申請中描述了用于保證低抖動延遲的優選延遲單元的構造，在此僅引用該未決專利申請供參考。
再參考圖3，將延遲單元的輸出饋送到選擇器，或者復用器M1。該復用器的輸出饋送到檢相器24，該檢測器24確定選擇的延遲信號(復用器提供的)與基準信號Vref之間的相位差。電荷泵和電壓—電流轉換器26接收來自檢相器的差信號，以產生基準偏置電流IREF。然后，扇出電路系統30復制并分配該基準偏置電流，以對延遲單元提供偏置電流。改變偏置電流用于將通過每個組件的延遲控制到要求的水平。
現在參考圖4，扇出電路系統30通常包括基準電流源輸入晶體管QIN1，該晶體管QIN1接收片外電流IOC，以對第一可編程電流鏡PCM1產生偏壓。第一可編程電流鏡是包括晶體管QM1A-QM1N的電流DAC或IDAC形式的。每個晶體管有較長的溝道長度，大約720納米。在本技術領域內已知，電流DAC包括選擇地激活以實現要求的特性的一系列晶體管。
繼續參考圖4，與包括晶體管QM1的第一扇出電流鏡CM1串連設置第一可編程電流鏡PCM1(晶體管IDAC QM1A-QM1N)，在40，該晶體管QM1與第一可編程電流鏡形成節點。盡管圖4中沒有明確示出，但是，電壓—電流轉換器的輸出(圖3)連接到節點40。第一扇出電流鏡像晶體管QM1的柵極又與鏡像晶體管QM2至QMN的柵極相連。由于每個晶體管的相應柵極—源極的連接，所以通過晶體管QM2-QMN一起復制通過QM1的電流。然后，將復制的電流作為偏置電流饋送到延遲單元，或延遲單元組。
為了最佳控制偏置電流，并將電源電壓VDD的不希望改變引起的影響降低到最小，在節點40，扇出電路系統30包括用于接收來自電流鏡補償電路50的補償電流輸入。
再參考圖4，電流鏡補償電路50包括電源電壓檢測器，該電源電壓檢測器具有與第二可編程電流鏡PCM2相連的電源電壓電流鏡CM2。在總體優選實現中，整個扇出和補償電路系統設置在一個CMOS集成電路上。
電源電壓電流鏡CM2包括二極管連接的P溝道MOSFET QP1，它的源極端連接到VDD電源線。晶體管QP1的漏極端串聯連接到第二可編程電流鏡PCM2。配置第二P溝道MOSFET QP2，以具有復制QP1的柵極—源極電壓的柵極—源極電壓，從而形成鏡像電流，該電流包括流向節點40的補償電流。
第二可編程電流鏡PCM2的構造與第一可編程電流鏡PCM1相似，但是每個晶體管的溝道長度較短(例如，大約120納米)。相對地說，PCM2晶體管的溝道長度約為PCM1晶體管的溝道長度的1/5。還可以利用溝道長度調制因數λ表示該關系，對于較長的晶體管溝道長度，該溝道長度調制因數較大。下面更具體說明調制因數的這種相對差異產生的影響。
在運行過程中，定時信號發生器20(圖3)的精度取決于與每個延遲單元DN相關的單獨延遲的精度。流經每個單元DN的偏置電流對單獨延遲分別進行調節。偏置電流通過每個單元，然后，被用戶編程，以對該單元實現要求的延遲。通常，較高的偏置電流產生較短的延遲，而較低的偏置電流增加延遲。通過VDD總線提供該單元的偏壓，它通常是1.2伏特。然而，噪音通常影響VDD的值，有時使電平增加或者減小+/-0.10伏特。
如果有噪音的VDD影響扇出電路系統30產生的偏置電流，則通過使適當電平的電流從輸入節點40吸出(sink)或者輸入(source)輸入節點40，補償電流電路50抵消該影響(圖4)。在由于因為噪音產生較高電源電壓VDD而使得過大的電流流過第一扇出電流鏡CM1的情況下，補償電路50(因為短溝道的影響)向節點40輸入較多的電流，使晶體管QM1相應地提供較小的電流，而第一可編程電流鏡PCM1(晶體管QM1)仍流過其要求的電流。在晶體管QM1流過過小電流的情況下，補償電路輸入較小的電流，迫使QM1提供附加電流，通過鏡像晶體管QM2至QMN復制該附加電流。需要時，電流鏡補償電路的可編程性方面允許對補償電流進行微調。
在運行期間，補償電路50提供的補償電流電平隨用戶控制的各可編程電流鏡PCM1和PCM2的設置而變化。如果要求例如100微安的恒偏置電流通過扇出電流鏡CM1，則可以對第二可編程電流源編程，以響應檢測到的電源電壓VDD的變化，產生400毫安電流。電源電壓電流鏡CM2上的柵極—源極電壓的變化產生該檢測值。然后，對第一可編程電流源PCM1編程，以吸入500毫安，從而導致100毫安的凈要求電流通過位于節點40的扇出鏡CM1。電源電壓VDD的動態變化導致來自相應可編程電流源PCM1和PCM2的電流產生相應動態變化，從而保持固定相對差值，供扇出電路系統30復制。
本技術領域內的技術人員明白，在此描述的電路產生的好處和優勢。非常重要的是電流的補償特性，它抵消作用于電源電壓上的不希望的噪音引起的偏置電流偏差。此外，考慮到可以微調補償電流，電路的可編程性質保證靈活性和精確性。此外，由于電路的實用構造，它可以輕而易舉地作為標準單元模塊。
還應該明白，在此描述的電流鏡補償電路不僅僅局限于自動測試設備(ATE)領域。盡管ATE需要這種電路提供顯著有益影響的挑戰性環境，但是采用電流鏡像技術的任何應用都可以從采用該電路獲益。例如，使用模數轉換技術或者在其上電流產生基準電壓的電路可以采用該補償電路。這些應用很可能采用具有降低電源電壓的電流鏡像技術。
盡管具體示出本發明，而且參考本發明的優選實施例對本發明進行了描述，但是本技術領域內的技術人員明白，在不脫離本發明實質范圍的情況下，可以在形式和細節方面進行各種修改。
權利要求
1.一種與電流鏡電路一起使用的電流補償電路，該電流鏡電路具有用于驅動第一扇出電流鏡級的第一可編程電流鏡級確定的電流通路，該第一可編程電流鏡級至少具有一個其溝道長度為第一溝道長度調制因數λ1的晶體管，該第一扇出電流鏡級連接到電壓源，該電流補償電路包括電源電壓電流鏡，連接到電壓源，而且具有連接到電流通路的電流輸出端；以及第二可編程電流鏡，與電源電壓電流鏡串聯，而且至少具有一個其溝道長度為溝道長度調制因數λ2的晶體管，其中第二溝道長度調制因數λ2大于第一溝道長度調制因數λ1，第一可編程電流鏡和第二可編程電流鏡配合，以使通過第一扇出電流鏡級的偏置電流基本上保持與電源電壓的變化無關。
2.根據權利要求1所述的電流補償電路，其中每個可編程電流鏡級包括可編程晶體管的并聯陣列，用于確定電流的預定范圍。
3.根據權利要求1所述的電流補償電路，其中該電流補償電路形成在一個集成電路器件上。
4.根據權利要求3所述的電流補償電路，其中該電流補償電路形成在CMOS上。
5.一種與電流鏡電路一起使用的電流補償電路，該電流鏡電路具有用于驅動第一扇出電流鏡級的第一可編程電流鏡級確定的電流通路，該第一可編程電流鏡級至少具有一個其溝道長度為第一溝道長度調制因數λ1的晶體管，該第一扇出電流鏡級連接到電壓源，該電流補償電路包括用于檢測來自電壓源的電源電壓的變化的裝置，用于檢測變化的該裝置包括用于產生表示電壓源的電壓變化的補償信號的裝置；以及用于響應該補償信號產生施加到該電流鏡的補償電流的裝置。
6.根據權利要求5所述的電流補償電路，其中用于檢測電源電壓的變化的裝置包括電源電壓電流鏡，連接到電壓源，而且具有連接到電流通路的電流輸出端；第二可編程電流鏡，與電源電壓電流鏡串聯。
7.根據權利要求6所述的電流補償電路，其中第二可編程電流鏡，至少包括一個其溝道長度為溝道長度調制因數λ2的晶體管，以致第二溝道長度調制因數λ2大于第一溝道長度調制因數λ1；以及用于產生補償電流的裝置包括第一和第二可編程電流鏡，該第一和第二可編程電流鏡配合，以使通過第一扇出電流鏡級的偏置電流基本上保持與電源電壓的變化無關。
8.一種用于對通過扇出電流鏡的要求電流的電源電壓導致的變化進行補償的方法，該方法包括步驟檢測來自電壓源的電源電壓；對電流通路節點，產生補償電流，該補償電流表示電壓源的電壓變化，該補償電流取決于第二可編程電流源的溝道長度調制因數λ2；以及利用第一可編程電流源吸入來自電流通路節點的電流，該第一可編程電流源的第一溝道長度調制因數λ1小于于λ2的溝道長度調制因數，其中吸入的電流電平相當于補償電流與通過該扇出電流鏡的要求電流之間的差值。
9.一種用于半導體測試器的定時信號發生器，該定時信號發生器包括延遲線，具有多個延遲單元，該延遲單元具有相應相移輸出端和偏置電流輸入端；選擇器，具有多個用于接收相移輸出的輸入端和一個輸出端；檢相電路系統，用于檢測選擇器輸出與基準信號之間的相移，并產生偏置電流；以及扇出電路系統，用于對多個延遲單元分配偏置電流，該扇出電路系統包括第一可編程電流鏡電路和連接到電源電壓的第一扇出電流鏡電路，第一可編程電流鏡電路和扇出電流鏡電路配合，以確定電流通路；以及電流補償電路，連接到扇出電路系統，以將因為電源電壓的變化引起的偏置電流的變化降低到最小，該電流補償電路至少包括兩個可編程電流鏡，每個可編程電流鏡分別具有相應溝道長度調制因數λ1和λ2，一個溝道長度調制因數之一大于另一個。
10.根據權利要求9所述的定時信號發生器，其中該第一可編程電流鏡級至少具有一個其溝道長度為第一溝道長度調制因數λ1的晶體管，該電流補償電路包括電源電壓電流鏡，連接到電壓源，而且具有連接到電流通路的電流輸出端；以及第二可編程電流鏡，與電源電壓電流鏡串聯，而且至少具有一個其溝道長度為溝道長度調制因數λ2的晶體管，其中第二溝道長度調制因數λ2大于第一溝道長度調制因數λ1，第一可編程電流鏡和第二可編程電流鏡配合，以使通過第一扇出電流鏡級的偏置電流基本上保持與電源電壓的變化無關。
11.一種用于半導體測試器的定時信號發生器，該定時信號發生器包括延遲線，具有多個延遲單元，該延遲單元具有相應相移輸出端和偏置電流輸入端；選擇器，具有多個用于接收相移輸出的輸入端和一個輸出端；檢相電路系統，用于檢測選擇器輸出與基準信號之間的相移，并產生偏置電流；以及用于對多個延遲單元分配偏置電流的裝置。
12.根據權利要求11所述的定時信號發生器，其中用于進行分配的裝置包括扇出電路系統，用于對多個延遲單元分配偏置電流，該扇出電路系統包括第一可編程電流鏡電路，該第一可編程電流鏡電路至少具有一個顯示溝道長度調制因數λ1的晶體管；扇出電流鏡電路，連接到電源電壓，該扇出電流鏡和第一可編程電流鏡電路連接到電流節點，而且它們配合，以確定偏置電流通路，以及電流補償電路，包括電源電壓電流鏡，連接到電壓源，而且具有連接到電流通路的電流輸出端；以及第二可編程電流鏡，與電源電壓電流鏡串聯，而且至少具有一個其溝道長度為溝道長度調制因數λ2的晶體管，其中第二溝道長度調制因數λ2大于第一溝道長度調制因數λ1，第一可編程電流鏡和第二可編程電流鏡配合，以使通過第一扇出電流鏡級的偏置電流基本上保持與電源電壓的變化無關。
全文摘要
本發明公開了一種與電流鏡電路一起使用的電流補償電路。該電流鏡電路具有用于驅動第一扇出電流鏡級的第一可編程電流鏡級確定的電流通路。該第一可編程電流鏡級至少包括一個其溝道長度為第一溝道長度調制因數λ1的晶體管。該第一扇出電流鏡級連接到電壓源。該電流補償電路包括連接到電壓源，而且具有連接到電流通路的電流輸出端的電源電壓電流鏡。該電流補償電路進一步包括與電源電壓電流鏡串聯，而且至少具有一個其溝道長度為溝道長度調制因數λ2的晶體管的第二可編程電流鏡。第二溝道長度調制因數λ2大于第一溝道長度調制因數λ1。因此，第一可編程電流鏡和第二可編程電流鏡配合，以使通過第一扇出電流鏡級的偏置電流基本上保持與電源電壓的變化無關。
文檔編號G05F3/24GK1856756SQ200480027663
公開日2006年11月1日 申請日期2004年9月25日 優先權日2003年9月26日
發明者科斯明·約爾加 申請人:泰拉丁公司