折疊式級聯(lián)能隙參考電壓電路的制作方法

專利名稱：折疊式級聯(lián)能隙參考電壓電路的制作方法
技術領域：
本發(fā)明主要涉及一種能隙參考電壓電路，尤其是涉及一種具有折疊式級聯(lián)運算放大器的改進Brokaw單元結構的能隙參考電壓電路。這種電路有利于采用CMOS技術來實施，它能夠提供最佳的電壓調整。
背景技術：
一般來說，參考電路可以向電子電路提供所需維持的基準電壓電平。更重要的是，在電子電路中的其它電壓、功率電平和/或信號都是基于該基準電壓電平。因此，該參考電壓就必須盡可能的穩(wěn)定、盡可能的精確，即使其處于變化的條件(例如，溫度)下。
一類參考電壓電路為能隙參考電壓電路。能隙參考電壓電路一般優(yōu)于其它參考電壓電路，因為它具有相對簡單并且不需要齊納二極管的優(yōu)點，齊納二極管會產生不希望的噪聲。更重要的是，能隙參考電壓電路可產生一個與時常降低的系統(tǒng)電壓相一致的參考電壓。例如，能隙參考電壓電路可以產生接近等于具有零溫度系數(shù)(TC)的硅能隙電壓1.206的電壓。
圖1說明了一種基本的能隙參考電壓電路100，它可以在匹配的晶體管102和104之間產生不同的電流密度，從而在電阻器105兩端產生一個電壓差VBE。在一個實施例中，電阻器101、103和105分別具有600、6K和600的阻值。能隙參考電壓電路100將晶體管106的VBE與晶體管102和104所放大的 VBE相加，以產生VR。該分量具有與TC相反的極性，例如，VBE正比于校對溫度(PTAT)，而VBE與校對溫度互補(CTAT)。采用這種方式，當相加的輸出電壓VR等于1.205V(例如，硅能隙電壓)時，就能夠有效地減小TC。
不幸的是，能隙參考電壓電路100可經受負載和電流驅動的靈敏性。此外，參考電壓VR需要精確的精度，以提供有效的電壓電平(例如，2.5V，5.0V，等等)。
圖2說明了一類能隙參考電壓電路200，該電路通?？煞Q之為“BroKaw單元”。Brokaw單元200通過包括一個運算放大器207來改善能隙參考電壓電路100的性能，它還提供了其它驅動能力以及常規(guī)電壓的縮放比例。
在該實施例中，Brokaw單元200包括兩個射極比例晶體管202和206(這是形成能隙的核心)，由于具有相同的負載電阻器201和205以及一個與運算放大器207有關的閉環(huán)，所以它們以相同的集電極電流工作。假定晶體管202具有較小的VBE(例如，晶體管202晶體管206的8倍的區(qū)域)，則與晶體管202相并聯(lián)的電阻器203的電壓降為VBE電壓。依次，根據(jù)以下方程式，電阻器204的電壓降為PTAT電壓，其中R204和R203分別表示電阻器204和203的電阻值。
V1＝2×(R204/R203)×ΔVBE與運算放大器207組合的電阻器208和209(例如，激光調整的電阻器)可以用于調整電壓VOUT。于是，可以通過假定VBE和V1，在晶體管206的基極產生能隙參考電壓VZ。
圖3說明了一種并聯(lián)模式的參考電壓電路310，它所具有的功能類似于能隙參考電壓電路100。在電路310，類似晶體管314和321可以5倍的電流比率工作，該比例可以由電阻器320和電阻器312的電阻比例來確定。運算放大器可以由差分對(即，晶體管)317和318、電流鏡316、電阻器315和322以及驅動器(即，晶體管)323和324構成。在閉環(huán)平衡中，該運算放大器保持電阻器312和322的低端具有相同的電位。在電路300的結構中，電阻器313的兩端產生VBE，電阻器314的兩端產生VBE，以及在晶體管311和312的兩端提供V1。標稱能隙參考電壓可以通過VBE和V1的累加來計算。
不幸的是，使用雙極性技術來實施能隙參考電壓電路100和310都會顯著地減小在同一集成電路(IC)中所設置的數(shù)字電路的數(shù)量。很顯然，雙極性晶體管具有一個對基片的寄生集電極，該寄生集電極會影響CMOS器件的工作，因此，如果雙極性和CMOS器件是置于同一IC(集成電路)中，則相互之間必須是絕緣的，以保證其功能。在另一實施例中，可以為雙極性和CMOS器件提供分離的IC，但是也不必要地增加了晶片的生產成本。
在另一個實施例中，使用BiCMOS技術制造能隙參考電壓電路100和310。不幸的是，使用該技術也會使晶片的生產成本翻倍。特別是，BiCMOS技術需要在IC中使用多層不同的層，這就又增加了生產成本以及也減小了成品率。
Brokaw單元200(圖2)可以采用CMOS技術來實施。但不幸的是，運算放大器207以輸入電壓VIN驅動它的源電壓。在該結構中，例如，具有耦合著VIN的控制端，輸入電壓的熱合變化也都會影響放大器207，從而不利地影響著能隙參考電壓VZ的穩(wěn)定性。特別是，即使運算放大器207引入了幾毫伏的偏置也都會使之難以精確地檢測在它的正負輸入端之間的電壓差值。這一檢測問題常稱之為電源抑止率(PSR)，它會使得Brokaw單元200不能應用于任何輸入電壓變化的系統(tǒng)。不幸的是，無論是故意還是無意，大多數(shù)系統(tǒng)在輸入電壓上都會有所變化。
因此，就需要能夠采用CMOS技術來制造能隙參考電壓電路，且保持能隙參考電壓與輸入電壓變化無關的精度。

發(fā)明內容
根據(jù)本發(fā)明的一個方面，一種能隙參考電壓電路能夠有利地最大化其性能，例如，提供一個以輸入電源電壓和/或溫度為函數(shù)的穩(wěn)定輸出電壓。該能隙參考電壓電路包括一個改進Brokaw單元和一個級聯(lián)放大器。該改進Brokaw單元包括兩個晶體管，各個晶體管都包括一個基極、一個射極和一個集電極。晶體管的集電極可以折疊到級聯(lián)放大器的輸入端，從而提供了一種極其緊湊的電路實施方法。在一個實施例中，Brokaw單元可以包括兩個橫向PNP(LPNP)晶體管，從而可以允許采用標準CMOS技術來制造能隙參考電壓電路。
更為重要的是，級聯(lián)放大器的源電壓可以有利地依賴于能隙參考電壓電路的輸出。也就是說，級聯(lián)放大器可以使用能隙參考電壓(即，1.2V)來工作。使用該源電壓能夠保證級聯(lián)放大器穩(wěn)定工作，它將保持其不受任何輸入電壓變化的影響。
能隙參考電壓電路也包括一個穩(wěn)定性器件，它用于對級聯(lián)放大器提供環(huán)路的穩(wěn)定性。在一個實施例中，穩(wěn)定性器件可以包括一個晶體管，它是由它的源極、漏極，以及耦合一個輸入電壓源的襯底和耦合級聯(lián)放大器的柵極所構成的。在另一實施例中，穩(wěn)定性器件可以包括一個電容性器件，該器件的一端與一個輸入電壓源相耦合，而另一端與級聯(lián)放大器相耦合。能隙參考電壓電路還可以包括一個并聯(lián)器件，該并聯(lián)器件耦合接受級聯(lián)放大器的輸出。該并聯(lián)器件可以產生能隙參考電壓電路的可調整輸出。
在一個實施例中，級聯(lián)放大器可以包括第一、第二、第三和第四NMOS晶體管。第一NMOS晶體管的漏極可由與第三NMOS晶體管的源極和級聯(lián)放大器的第一輸入端相連接，第二NMOS晶體管的漏極可以與第四NMOS晶體管的源極和折疊式級聯(lián)放大器的第二輸入端相連接，以及第一和第二NMOS晶體管的元件可以連接著一個低電壓源VSS。第一、第二、第三和第四NMOS晶體管的襯底可以連接著VSS。第一、第二、第三和第四NMOS晶體管的柵極和第三NMOS晶體管的漏極可以連接著一個共用端點，該端點連接著偏置電流源。第四NMOS晶體管的漏極可以連接著折疊式級聯(lián)放大器的輸出端。
級聯(lián)放大器還可以包括一個偏置電流電路，它以調節(jié)電壓源和Brokaw單元的工作關系相耦合。偏置電流電路可以包括第一、第二和第三PMOS晶體管和一個電阻器。在一個實施例中，第一、第二和第三PMOS晶體管的襯底和源極可以連接著可調節(jié)電源，而電阻器連接在VSS和第一、第二和第三PMOS晶體管的柵極之間。第一PMOS晶體管的漏極可以連接著該電阻器，第二PMOS晶體管的漏極可以連接著共用端點，以及第三PMOS晶體管的漏極可以連接著級聯(lián)放大器的輸出端。
根據(jù)本發(fā)明的一個方面，能隙參考電壓電路是一個三端電路，常稱之為一個并聯(lián)調節(jié)器，例如，一個兩端電路，可以通過一個電阻器和電流源中的一個器件來增加另一端點。


圖1圖示了一種簡單結構的能隙參考電壓電路。
圖2圖示了另一種眾所周知的稱之為Brokaw單元的能隙參考電壓電路。
圖3圖示了一種稱之為并聯(lián)類型的能隙參考電壓電路。
圖4圖示了一例能隙參考電壓電路的實施例，它可以采用CMOS技術來制造，同時又能保持著能隙參考電壓的精確性。
圖5圖示了圖4所示折疊式串聯(lián)能隙參考電壓電路的典型工作方式。
圖6圖示了另一例能隙參考電壓電路的實施例，它可以采用CMOS技術來制造，同時又能保持著能隙參考電壓的精確性。
圖7A圖示了使用標準CMOS處理工藝實施的典型LPNP的電路結構。
圖7B圖示了以硅實施的圖7A所示LPNP晶體管的典型剖面結構。
圖8圖示了一種能隙參考電壓電路，它包括圖6所示能隙參考電壓電路中的相似元件。在該實施例中，由電壓源VIN提供級聯(lián)放大器的電源。
圖9圖示了一種能隙參考電壓電路，它包括了采用LNPN晶體管實施的Brokaw單元。
具體實施例方式
圖4圖示了一種能隙參考電壓電路400，它可以保持著與輸入電壓和溫度變化無關的能隙參考電壓的精確性。在能隙參考電壓電路400中，一個LPNP(橫向PNP)晶體管401、一個LPNP晶體管402、一個電阻器403和一個電阻器404一起構成了改進Brokaw單元420。在該實施例中，LPNP晶體管401的射極連接著電阻器404，LPNP可提供402的射極連接著端點405，該端點處于電阻器403和404之間的位置上，并且電阻器403還連接著能隙參考電壓電路400的輸出，即輸出線417。
在該實施例中，LPNP晶體管401和402的基極都連接著NMOS晶體管408、409、411和412的襯底(在這種情況下，是低電壓源VSS)，而LPNP晶體管409和402的集電極都分別連接著NMOS晶體管409和412的漏極。更重要的是，PNP晶體管401和402的集電極分別是“折疊”的，這樣就形成了級聯(lián)放大器430的負端(INN)和正端(INP)的輸入端。正如參考圖7A和7B所討論的，LPNP晶體管401和402有利于采用CMOS技術來實施。
在該實施例中，級聯(lián)放大器430可以包括四個NMOS晶體管408、409、411和412，三個PMOS晶體管405、407和410，以及一個電阻器406。在所示的結構中，PMOS晶體管407和410構成了匹配級聯(lián)放大器430的電流員。在另一實施例中，PMOS晶體管407和410有可能采用匹配電阻器或者其它適用的器件來替代，以提供所需要的功能。PMOS晶體管405與電阻器406相組合可以提供由PMOS晶體管407和410所構成的電流源的偏置。
重要的是，提供給級聯(lián)放大器430的電源電壓(參考于PMOS晶體管407和410的襯底)可有利于依賴能隙參考電壓電路400的輸出，即輸出線417。也就是說，級聯(lián)放大器可以使用能隙參考電壓VBG(即，1.2V)來工作。使用這樣的電源電壓，就能夠確保其穩(wěn)定性，級聯(lián)放大器可以保證其不受輸入電壓VIN任何變化的影響。
在該實施例中，NMOS晶體管408、409、411和412的柵極都共同耦合著NMOS晶體管408的漏極。此外，NMOS晶體管409和412的源極連接著電壓源VSSA(即，接地)。在這一結構中，NMOS晶體管409和412可以相級聯(lián)放大器430提供有源下拉負載。于是，在一例實施例中，電阻器可以替代NMOS晶體管409和412。在另一實施例中，NMOS晶體管409和412的柵極可以依賴于一個DC偏置點。
值得注意的是，另一實施例的級聯(lián)放大器能夠使用改進Brokaw單元420的組合。例如，在由Phillip E.Allen和Douglas R.Holberg編著以及由Holt、Rinehart和Winson出版的《CMOS模擬電路涉及(CMOS Analog CircuitDesign)》一書第421-423頁中討論其它典型的折疊式級聯(lián)放大器。然而，級聯(lián)放大器420提供能夠保持著最佳放大器性能的特別緊湊的實施例。
為了能夠提供級聯(lián)放大器的環(huán)路穩(wěn)定性，采用了與電壓VIN(通過一個電阻器418)相耦合的源極、漏極和襯底構成了一個NMOS晶體管413。在該結構中，NMOS晶體管413可以具有一個電容器的功能。值得注意的是，其它實施例可能包括其它元件和/或其它電路，以提供該穩(wěn)定性功能。例如，在一實施例中，一個實際電容器可能替代NMOS晶體管413，其中該電容器的兩個基板可能采用兩層多晶硅層(或者另一層多晶硅和一層重攙雜擴散層)和一層中間介質層構成。
NMOS晶體管413作為一個電容器的結構有利于使用標準CMOS即使來制成。特別是，NMOS晶體管413可以包括一個N-阱(典型的是用于襯底)和一層多晶硅(典型的是用于柵極)。然而，并不具有兩個P型攙雜區(qū)域(典型的是用于一個漏極和一個源極)，NMOS晶體管413可能包括兩個N+的區(qū)域。在該結構中，N-阱和多晶硅構成了電容器的兩個基板。因此，NMOS晶體管413可以標準電容器的成本來提供電容器的功能。
根據(jù)本發(fā)明的一個性能，大的電壓增益是由端點415的電壓除以端點416的電壓(即，電壓@415/電壓@416)所定義的，它可通過優(yōu)化NMOS晶體管408、409、411和412的器件尺寸來獲得。例如，在一實施例中，NMOS晶體管409和412可以制成得強于NMOS晶體管408和411。在一個特殊的實施方式中，NMOS晶體管408和411的寬度為20微米，其長度為20微米，而NMOS晶體管409和412的寬度為20微米，其長度為10微米。該實施方式有利于使得INN和INP的電位相對接近于電壓源VSSA，且還能提供1000倍的電壓增益。
級聯(lián)放大器430的輸出，即在端點415的電壓，可以驅動其源極連接著電壓源VSSA以及襯底的NMOS晶體管414。在該結構中，NMOS晶體管414可以作為一個并聯(lián)器件來防止線417的電壓，即，能隙參考電壓電路400的輸出，超過能隙參考電壓。
圖5圖示了包括各種曲線的圖形500，它顯示了能隙參考電壓電路(即，圖4所示的能隙參考電壓電路400)的典型操作。例如，曲線501顯示了提供給能隙參考電壓電路的典型功率，它可以在大約0.3ms中從0V增加至3.0V。曲線502顯示了能隙參考電壓電路的輸出電壓。在該能隙參考電壓電路的實施例中，在級聯(lián)放大器的啟動時間0.4ms之后，輸出電壓就變成恒定在1.25V上。
再參考圖4，能隙參考電壓電路400有利于以非常小的電流運行(例如，5μA或者小于5μA)，以及以非常低的電壓(例如，小于1.5V)啟動，這在電池應用地場合中特別有用。由于放電電流是很低的，因此在足夠高的電壓來導通NMOS晶體管314之前，端點415的電壓要化接近0.4ms時間。于是，正如圖5所示曲線501所示，在NMOS晶體管414的導通之前，在線417上的輸出電壓會不規(guī)則地增加和瞬時跳到1.45V。在NMOS晶體管314導通之后，在線417上的輸出電壓可下拉至所需的調節(jié)電壓1.25V。
圖5所示的曲線503顯示了在端點416上的電壓(圖4)，這對應于級聯(lián)放大器330的正端輸入端的電壓。在該實施例中，端點416的電壓可以迅速地從0V上升至接近0.5V，并隨后保持這一電壓，直至NMOS晶體管414導通。這時，正如圖5所示的曲線503所顯示的，端點416的電壓可下降至接近0.1V，這是它的可調節(jié)的電壓。
在該實施例中，曲線502和503都是在27°的溫度條件以及輸入電壓范圍為3.0V下產生的。然而，根據(jù)本發(fā)明的一個性能，能隙參考電壓電路有利于采用不同的溫度和輸入電壓且同時基本保持曲線502和503所說明的可調節(jié)電壓響應的條件下運行。
圖6圖示了另一種能隙參考電壓電路600，它可以采用CMOS技術來制造且同時保持能隙參考電壓的精確性。在該實施例中，NMOS晶體管414可以采用PMOS晶體管601來替代，且反轉級聯(lián)放大器430的正端和負端輸入端。即，LNPN晶體管401的集電極現(xiàn)在連接著正端(INP)輸入端以及LPNP晶體管402的集電極現(xiàn)在連接著負端(INN)輸入端。
這一結構在能隙參考電壓電路400的反饋環(huán)路中保持著相同的整個極性/相位。也就是說，如果能隙參考電壓電路的輸出電壓是增加(或減小)，則并聯(lián)器件和反饋環(huán)路(即，線417)應該確保改進Brokaw單元和級聯(lián)放大器下降它的電壓(或者上升它的電壓)，以保持能隙電壓。
值得注意的是，NMOS晶體管413可以采用一個NMOS晶體管602來替代，這也可以構成一個在能隙參考電壓電路600中的電容器。然而，為了能夠確保適當?shù)臉O性和相位，NMOS晶體管602的柵極可以連接著PMOS晶體管407的漏極。
盡管為了清楚起見分別顯示了Brokaw單元420和級聯(lián)放大器430，但是這些電路也可以合并成一個包括級聯(lián)放大器的結構。因此，能隙參考電壓電路400/600的結構都可以視為一個Brokaw單元，它包括了一個折疊式級聯(lián)放大器(替代了一個運算放大器)以及一個輸出并聯(lián)器件。重要的是，能隙參考電壓電路400/600都可以采用CMOS技術來實施(參考圖7A和7B討論)。
LPNP晶體管CMOS實施根據(jù)本發(fā)明的一個方面，LPNP晶體管有利于采用CMOS技術來實施。圖7A圖示了一例采用標準CMOS工藝技術所實施的典型LPNP晶體管700的電路結構。一般來說，LPNP晶體管700包括一個基極B、一個射極E、一個垂直集電極CV、一個橫向集電極CL和一個柵極G。特別是，LPNP晶體管700包括一個PNP晶體管701和一個寄生PMOS晶體管702。
在該實施例中，寄生PMOS晶體管702的襯底與PNP晶體管701的基極B相耦合。值得注意的是，射極E和PNP晶體管701橫向集電極CL可有效地合并寄生PMOS晶體管702的源極S和漏極D。
在LPNP晶體管700中，橫向集電極CL形成了折疊式級聯(lián)放大器的輸入端(例如，INN或者INP)，而垂直集電極CV連接著接地。值得注意的是，PNP晶體管701的基極，不僅連接著PMOS晶體管702的襯底，還連接著電壓源VSSA(于是，也連接著在折疊式級聯(lián)放大器中的NMOS晶體管的襯底，例如，圖4和6所示的NMOS晶體管408、409、411和412)。圖7B圖示了在硅中實施的LPNP晶體管700的剖面部分。
根據(jù)本發(fā)明的一個方面，垂直PNP器件的性能應該不同于橫向PNP器件的性能。為了產生這種性能上的差異，相對于垂直集電極CV(垂直寬度703)，減小與橫向集電極CL有關的基極B寬度(橫向寬度704)。重要的是，垂直寬度703是由制造芯片的制造裝置所確定的。然而，橫向可讀704對應于柵極G的寬度，它可以根據(jù)設計指標來減小，從而獲得適當?shù)谋壤?。在一實施例中，垂直寬?03接近于2μ，而橫向(和柵極)寬度704可以減小至接近于0.6μ或更小(取決于擊穿電壓)。
此外，為了能減小寄生PMOS晶體管702的效應(盡管最佳消除，但是該寄生晶體管一定是存在的)，它的柵極可以與線417相耦合(圖4和圖6)，這時在能隙參考電壓電路中的最高正電位(注意，該線417是通過晶體管418與VIN相耦合的)。這樣就能夠確保該寄生PMOS晶體管不會導通。
在一實施例中，LPNP晶體管401相對于LPNP402的尺寸比例為8∶1。該尺寸比例可以產生一個VBE。該VBE可以是電阻器403和404阻值比例的倍數(shù)。例如，在電阻器403阻值是電阻器404阻值的5倍的實施例中，電阻器403將具有大約10倍的VBE(即，兩倍的電流，正如圖4所示端點450上的箭頭所示，并因此點10倍的電壓差)。
盡管已經參考附圖詳細討論了本發(fā)明的實施例，但應該理解的是，本發(fā)明并不限制于這些特殊實施例。這些實施例并不是試圖包括或者將本發(fā)明限制于所披露的特殊方式。正是如此，許多改進和更改都是顯而易見的。
例如，任何能夠采用等于能隙電壓的電源電壓的放大器都可以用于替代本文所披露的級聯(lián)放大器。的確，與一個標準能隙參考電壓電路相比較，即使能隙參考電壓電路具有一個沒有采用能隙電壓提供電源的放大器也能提供優(yōu)點。圖8圖示了一種能隙參考電壓電路，它所包括的元件類似于能隙參考電壓電路600中的元件。在該實施例中，級聯(lián)放大器430接受一個功率源VIN。能隙參考電壓電路800，盡管可以承受輸入電壓的變化，但是可以非常緊湊的方式實現(xiàn)，從而與標準Brokaw單元相比提供了尺寸上的優(yōu)點。
在其它實施例中，能隙參考電壓電路可以包括一個采用LNPN晶體管所實現(xiàn)的Brokaw單元。值得注意的是，該實施例可以包括一個N型襯底(與在能隙參考電壓電路400/600中所使用的N-襯底相比)。在該實施例中，正如圖9所示，可以采用N型晶體管來替代能隙參考電壓電路400/600中的P型晶體管。同樣，可以采用P型晶體管來替代能隙參考電壓電路400/600中的N型晶體管。此外，在該實施例中，VSSA的欄桿將變成為VIN欄桿，反之亦然。值得注意的是，在該實施例中，LNPN晶體管的垂直集電極將與VIN相耦合。因此，隨著VIN變化，寄生晶體管會影響橫向(即，初級)晶體管，從而潛意識影響由使用晶體管401/402所減小的電壓平衡。
值得注意的是，如果可以使用混合技術，例如，Bi-CMOS等等，或者，如果部分電路可以采用分離元件的方式來實施，則LPNP晶體管(或者LNPN晶體管)可以采用標準雙極性PNP(或NPN)晶體管所替代。在該實施例中，相比于標準Brokaw單元，改進Brokaw單元和級聯(lián)放大器的合并結構依舊能夠提供一個減小的電路尺寸。在還有一個使用先進工藝技術的實施例中，上述的橫向晶體管可采用垂直晶體管來替代，從而可以獲得參考能隙參考電壓電路400/600所討論的性能。
更為重要的是，能隙參考電壓電路400/600是一個三端電路，它也可以視為一個并聯(lián)調節(jié)器，即，兩端電路，通過電阻器418(或者另一個電流源，圖中未顯示)來增加另一端。
在另一實施例中，電阻器418(圖4和6)可以采用電流源來替代，以改善其性能，盡管在成本上有所增加。因此，本發(fā)明的范圍可以由后附權利要求和它們等效所定義。
權利要求
1.一種能隙參考電壓電路，其特征在于，它包括一個改進Brokaw單元，它包括第一晶體管和第二晶體管，各個晶體管都包括一個基極，一個射極和一個集電極；以及，一個級聯(lián)放大器，其中，在改進Brokaw單元中的第一和第二晶體管的集電極都折疊在級聯(lián)放大器的輸入端。
2.如權利要求1所述能隙參考電壓電路，其特征在于，所述能隙參考電壓電路的一個輸出向所述級聯(lián)放大器提供了一個源電壓。
3.如權利要求2所述能隙參考電壓電路，其特征在于，所述第一和第二晶體管包括橫向PNP晶體管。
4.如權利要求1所述能隙參考電壓電路，其特征在于，還包括一個穩(wěn)定性器件，它適用于向所述級聯(lián)放大器提供環(huán)路穩(wěn)定性。
5.如權利要求4所述能隙參考電壓電路，其特征在于，所述穩(wěn)定性器件包括一個晶體管，該晶體管是由它的源極、漏極，以及與一個輸入電壓源相耦合的襯底和它與所述級聯(lián)放大器相耦合的柵極所構成的。
6.如權利要求4所述能隙參考電壓電路，其特征在于，所述穩(wěn)定性器件包括一個電容器件，該電容器件的一端與一個輸入電壓源相耦合，而另一端與所述級聯(lián)放大器相耦合。
7.如權利要求1所述能隙參考電壓電路，其特征在于，所述級聯(lián)放大器包括一個偏置電路，它以與所述Brokaw單元有關工作方式來耦合。
8.如權利要求1所述能隙參考電壓電路，其特征在于，還包括一個輸出并聯(lián)器件，它耦合接受一個所述級聯(lián)放大器的輸出，其中所述并聯(lián)器件可產生一個所述能隙參考電壓電路的可調節(jié)輸出。
9.如權利要求1所述能隙參考電壓電路，其特征在于，所述改進Brokaw單元和所述級聯(lián)放大器都是采用CMOS技術來實施的。
10.如權利要求1所述的能隙參考電壓電路，其特征在于，所述第一和第二晶體管包括橫向NPN晶體管。
11.如權利要求1所述能隙參考電壓電路，其特征在于，還包括一個電阻器和一個電流源中之一耦合著所述能隙參考電壓電路的輸出。
12.一種并聯(lián)調節(jié)器，其特征在于，它包括一個改進Brokaw單元，它包括第一晶體管和第二晶體管，各個晶體管都包括一個基極，一個射極和一個集電極；以及，一個級聯(lián)放大器，其中，在改進Brokaw單元中的第一和第二晶體管的集電極都折疊在級聯(lián)放大器的輸入端。
13.如權利要求12所述并聯(lián)調節(jié)器，其特征在于，所述能隙參考電壓電路的一個輸出向所述級聯(lián)放大器提供了一個源電壓。
14.如權利要求12所述并聯(lián)調節(jié)器，其特征在于，所述第一和第二晶體管包括橫向PNP晶體管。
15.如權利要求12所述并聯(lián)調節(jié)器，其特征在于，還包括一個穩(wěn)定性器件，它適用于向所述級聯(lián)放大器提供環(huán)路穩(wěn)定性。
16.如權利要求15所述并聯(lián)調節(jié)器，其特征在于，所述穩(wěn)定性器件包括一個晶體管，該晶體管是由它的源極、漏極，以及與一個輸入電壓源相耦合的襯底和它與所述級聯(lián)放大器相耦合的柵極所構成的。
17.如權利要求15所述并聯(lián)調節(jié)器，其特征在于，所述穩(wěn)定性器件包括一個電容器件，該電容器件的一端與一個輸入電壓源相耦合，而另一端與所述級聯(lián)放大器相耦合。
18.如權利要求12所述并聯(lián)調節(jié)器，其特征在于，所述級聯(lián)放大器包括一個偏置電路，它以與所述Brokaw單元有關工作方式來耦合。
19.如權利要求12所述并聯(lián)調節(jié)器，其特征在于，還包括一個輸出并聯(lián)器件，它耦合接受一個所述級聯(lián)放大器的輸出，其中所述并聯(lián)器件可產生一個所述能隙參考電壓電路的可調節(jié)輸出。
20.如權利要求12所述并聯(lián)調節(jié)器，其特征在于，所述改進Brokaw單元和所述級聯(lián)放大器都是采用CMOS技術來實施的。
21.如權利要求12所述并聯(lián)調節(jié)器，其特征在于，所述第一和第二晶體管包括橫向NPN晶體管。
22.一種級聯(lián)放大器，其特征在于，它包括一個偏置電流電路，它連接著一個可調節(jié)的電壓源；一個第一NMOS晶體管；一個第二NMOS晶體管；一個第三NMOS晶體管；以及，一個第四NMOS晶體管，其中，所述第一NMOS晶體管的漏極連接著所述第三NMOS晶體管的源極和所述級聯(lián)放大器的第一輸入端，所述第二NMOS晶體管的漏極連接著第四NMOS晶體管的源極和所述級聯(lián)放大器的第二輸入端，和所述第一和第二NMOS晶體管的源極連接著一個低電壓源VSS，其中，所述第一、第二、第三和第四NMOS晶體管的襯底連接著VSS，其中，所述第一、第二、第三和第四NMOS晶體管的柵極和所述第三NMOS晶體管的漏極連接著一個共同端點，該端點連接著所述偏置電流源，以及，其中，所述第四NMOS晶體管的漏極連接著所述級聯(lián)放大器的一個輸出端。
23.如權利要求22所述級聯(lián)放大器，其特征在于，所述偏置電流電路包括一個第一PMOS晶體管；一個第二PMOS晶體管；一個第三PMOS晶體管；以及，一個電阻器，其中，所述第一、第二和第三PMOS晶體管的襯底和源極都連接著所述可調節(jié)電壓源，其中，所述電阻器耦合在VSS和所述第一、第二和第三PMOS晶體管的柵極，以及，其中，所述第一PMOS晶體管的漏極連接著所述電阻器，所述第二PMOS晶體管的漏極連接著共用端點，以及所述第三PMOS晶體管的漏極連接著所述級聯(lián)放大器的輸出端。
全文摘要
一種能隙參考電壓電路能有利地最大化其性能，即，提供一個以輸入電壓和/或溫度為函數(shù)的穩(wěn)定輸出電壓。能隙參考電壓電路可以包括一個改進Brokaw單元和一個級聯(lián)放大器。該改進Brokaw單元可以包括兩個晶體管，各個晶體管又包括一個基極、一個射極和一個集電極。晶體管的集電極可以折疊在級聯(lián)放大器的輸入端中，從而提供了一種極其緊湊的電路實施方式。在一例實施例中，Brokaw單元可以包括兩個橫向PNP(LPNP)晶體管，從而允許采用標準CMOS技術制造能隙參考電壓電路。更為重要的是，能隙參考電壓電路的輸出可以相級聯(lián)放大器提供電源電壓，從而確保相電路提供穩(wěn)定的電壓電源。
文檔編號G05F3/08GK1577204SQ20041006998
公開日2005年2月9日 申請日期2004年7月16日 優(yōu)先權日2003年7月16日
發(fā)明者B·羅森塞爾 申請人:模擬微電子學股份有限公司