專利名稱：一種上電時序控制電路的制作方法
技術領域：
本實用新型涉及電源的智能控制技術領域，特別是指一種上電時序控制電路。
背景技術：
電源是電子產品的動力來源，電子產品的上電啟動過程，是電源失效率較高的階段，對電子產品的質量和可靠性有較大影響。在電信系統中，設備單板所采用的電子芯片越來越復雜，單板對電源電壓的需求也越來越復雜。在上電啟動過程中，對于有多個電源輸入的設備，要求各個輸入電源有嚴格的上電時序，若上電時序不當，不僅會影響單板器件和整個系統的可靠性，甚至會造成單板上的器件栓鎖和單板永久性損壞。
圖1為上電時序控制電路的原理圖。各路輸入電源Vin_1到Vin_N各自串連一個開關器件，如MOS管；上電時序控制芯片組提供N路控制信號，各自輸入到MOS管的使能端控制N個MOS管按照一定時序依次閉合，實現N路電源按照一定時序依次輸出。
目前，上電時序控制芯片組一般由多個延時功能的電子器件組成。如圖1，為由N個LT1422芯片組成上電時序控制芯片組。當設備上電時，Vin電信號傳送到N片LT1422芯片的ON端口，啟動N片LT1422芯片，LT1422根據各自芯片的TIMER端口所接電容參數的不同，控制其GATE端發出控制信號的時間不同，從而實現上電的時序控制。如圖中所給出的兩片LT1422所接的電容C5、C6。
目前，組成上電控制芯片組的各個芯片能控制的功能單元數量較少，如，一個LT1422芯片僅支持1路GATE輸出。若需要控制多個電路電源的時序上電，則需要使用多個芯片，不僅成本較高，而且硬件實現電路較為復雜。另外，若進行上電的時序參數調整，必須調整對應芯片外部的阻容參數，如上例所述的電容C5、C6，需要對硬件進行更改，不方便靈活。
實用新型內容有鑒于此，本實用新型提供一種上電時序控制電路。使上電時序控制電路更簡潔，時序參數調整更方便。
該上電時序控制電路，包含一個或一個以上的含控制端的被控開關電路，該被控開關電路的輸入端與輸入電源相連，每個被控開關電路的輸出端與一個需要供電的電路相連，還包括一個多路輸出端的時序控制芯片，時序控制芯片的電源輸入端與輸入電源相連，時序控制芯片各路輸出端與各個的被控開關電路的控制端相連。
其中，所述時序控制芯片可以為PLD、CPLD或FPGA。
其中，該電路所述被控開關電路可為含使能端的電源轉換器件，其輸入端與輸入電源相連，輸出端與一個需要供電的電路相連，使能端與時序控制芯片的一個輸出端相連。
其中，該電路所述被控開關電路可為電源轉換器件和與之串連的含使能端的開關器件，電源轉換器件的輸入端與輸入電源相連，開關器件的輸出端與一個需要供電的電路相連，開關器件的使能端與時序控制芯片的一個輸出端相連。
其中，所述時序控制芯片包含一個控制端，則所述電路進一步包括多輸入端單輸出端的電源故障檢測電路，其各個輸入端分別與各個被控開關電路的輸出端相連，該電源故障檢測電路的輸出端與時序控制芯片的控制端相連。其中，所述電源故障檢測電路包括與被控開關電路的數目相同的三極管和一個合路器件，每個三極管的基極與被控開關電路的輸出端相連，各個三極管的集電極與參考電壓并聯后連接到一個合路器件，合路器件輸出端與時序控制芯片的控制端相連。所述合路器件為或門器件。
其中，所述時序控制芯片包含與被控開關電路的數目相同的控制端，所述電路進一步包括多輸入端多輸出端的電源故障檢測電路，電源故障檢測電路的各個輸入端分別與被控開關電路的輸出端相連，各個輸出端分別與時序控制芯片的各個控制端相連。其中，所述電源故障檢測電路包括與被控開關電路的數目相同的三極管，每個三極管的基極為電源故障檢測電路的一個輸入端與被控開關電路的輸出端相連，每個三極管的集電極與參考電壓并聯后分別與時序控制芯片的各個控制端相連。
其中，所述上電時序控制電路進一步包括多路輸入端多路輸出端的升壓隔離電路，各路輸入端分別與時序控制芯片各路輸出端相連，升壓隔離電路各路輸出端分別與各路被控開關電路的輸入端相連。其中，所述升壓隔離電路包括與被控開關電路的數目相同的三極管，每個三極管的基極與時序控制芯片輸出端相連，每個三極管的集電極與參考電壓并聯后與各路被控開關電路的輸入端相連。
由上述方法可以看出，本實用新型采用一片時序控制芯片實現了多路上電時序的控制。根據邏輯器件的I/O管腳數量，可邏輯編程控制多個輸入電路的時序，不需要使用多個專門的時序控制芯片。并且省去了原有的延時用的各組阻容，使電路更簡單，降低了控制電路的成本；通過邏輯編程來對上電時序進行控制，上電時序參數的調整，僅通過修改相應的代碼即可實現，而不需更改控制電路的其他器件，操作方便靈活。另外，通過檢測電路控制時序控制芯片的控制信號的輸出，可以方便的控制電源開關器件斷開電源的輸出，以保護使用該電源的設備。
圖1為利用LT1422芯片組成的上電時序控制芯片組進行上電時序控制電路的原理圖。
圖2為本實用新型上電時序控制電路的原理圖。
圖3為升壓隔離電路。
圖4為電源故障檢測電路。
具體實施方式
復雜可編程邏輯器件(CPLD)可以根據各路電源輸出的時序要求預先進行邏輯編程，來實現CPLD的N個輸出端口V1_K1到V1_KN按所需的時序要求輸出控制信號。以電源轉換器件和與之串連的含使能端的開關器件為被控開關電路為例，其中電源轉換器件為直流變壓器DC/DC_N，開關器件為MOS管，并以CPLD作為時序控制芯片，對N路電源進行上電時序控制為例，對本實用新型進行詳細說明。
如圖2所示，本實用新型的CPLD除了必要的電源輸入端口連接電源Vin和晶振輸入端口連接晶振外，還包括N路輸出端口V1_K1到V1_KN和一路控制端口Vcon。其中，N路輸出端口用于輸出控制信號，控制端口Vcon接收電源故障檢測電路的輸出信號，用于控制CPLD芯片輸出端口是否可以輸出控制信號。
如圖2所示，本實用新型上電時序控制電路中，設備電源Vin連接CPLD的電源輸入端口為芯片供電，CPLD的N路信號的輸出端口V1_K1到V1_KN，連接到N路輸入的升壓隔離電路的輸入端，升壓隔離電路的N路輸出端口V2_K1到V2_KN，連接N路電源的開關器件MOS管的使能端。另外，本實用新型將N路電源的輸出端口Vout_1到Vout_N并聯連接到一個N路輸入一路輸出的電源故障檢測電路的輸入端口，電源故障檢測電路的輸出接入CPLD的控制端口Vcon。
設備上電后，電壓經過電源模塊DC/DC_0轉換為設備輸入電壓Vin，各路電源分別經過各自電源轉換模塊DC/DC_1到DC/DC_N將輸入電源Vin轉換為各路使用的電源Vin_1到Vin_N。此時各MOS管使能端尚未收到控制信號，因此各路電源輸出處于高阻狀態。同時，輸入電源Vin啟動CPLD，CPLD根據預先的邏輯編程，N個輸出端口V1_0到V1_N順序輸出控制信號。如在延時X1毫秒后，CPLD輸出端口V1_K1輸出控制信號；延時X2毫秒后，CPLD輸出端口V1_K2輸出控制信號；依次延時XN毫秒后，CPLD輸出端口V1_KN輸出控制信號。在上電結束后，由電源故障檢測電路檢測各路電源輸出Vout_1到Vout_N是否有故障，若有，則CPLD響應電源故障檢測電路輸入CPLD控制端口Vcon的信號，響應控制輸出信號V2_K1到V2_KN。
CPLD各路輸出接入升壓隔離電路的N路輸入端口，對CPLD的各路控制信號V1_0到V1_N進行放大。圖3為N路升壓隔離電路圖其中的一路，采用一個三極管組成的電路對控制信號進行隔離和電平轉換。如圖3，CPLD輸出與參考電壓V33和電阻R1組成的串連電路并聯，而后串連一個電阻Rb，接到三極管Q1基極；其Q1的集電極即升壓隔離電路的輸出與MOS管的使能端相連，同時Q1的集電極并聯一個參考電壓V_mos，其中該電壓的電位足以使能MOS管導通；Q1的射極接地。當CPLD控制信號輸出高阻的時候，或者CPLD控制信號輸出高電平的時候，V33為Q1基極提供電壓，使Q1的集電極和發射極導通，Q1的集電極為低電平，因此MOS管處于關閉狀態；當CPLD輸出的控制信號為負電平時，Q1的集電極和射極從導通態變為斷開，集電極電壓為參考電壓V_mos，因此控制MOS管閉合導通。
圖2中的電源故障檢測電路，各路電源輸出端并連電源故障檢測電路輸入端，電源故障檢測電路的一路輸出串連到時序控制芯片的使能端口。當設備上電結束后，電源故障檢測電路判斷各路是否有故障，當某路故障，電源故障檢測模塊控制CPLD的控制信號的輸出，斷開各路或部分電路的MOS管，以保護設備。圖4為其中的一路檢測電路，輸入端串連電阻R連接到Q1的基極，當接入輸入端的被檢測電源有電流時，使Q1的集電極和發射極導通，Q1集電極即輸出端為低電平，表示該路電源工作正常；反之，當輸入端沒有電流時，Q1的集電極和發射極截止，Q1輸出端輸出高電平，表示該路電源斷路故障。N路檢測電路的各路輸出端通過一個合路器件進行相或后，變為一路輸出連接到CPLD控制端口，如本例采用或門器件。因此當有一路故障時，輸入CPLD控制端的信號為高電平，此時，CPLD輸出端口V1_0到V1_N輸出高電平信號或停止控制信號的輸出，以斷開所有的MOS管。另外，電源故障檢測電路也可以不通過合路器件，而保持N路輸出，將N路輸出與CPLD另外設置的N路輸入端口相連，CPLD的這N路輸入端口分別控制CPLD的N路輸出端口V1_0到V1_N輸出的信號。這樣，CPLD可以根據各路的電源故障檢測電路輸出的信號，經過邏輯編程，對各路的輸出信號V1_0到V1_N進行分別控制，實現只切斷部分電源通路或全部電源通路上的MOS管。
本實用新型通過CPLD驅動MOS管控制電源的順序開啟，另外，被控開關電路也可以僅采用含使能端的直流變壓器DC/DC_N，則CPLD也可以控制DC/DC_N的使能端來控制電源的開啟，即CPLD順序輸出控制信號，輸入到各電源模塊DC/DC的使能端來控制各路電壓的上電時序，而省去MOS。原理相同，不再詳述。另外，定時功能不僅由CPLD實現，也可由可編程邏輯器件(PLD)、現場可編程邏輯器件(FPGA)等可編程邏輯器件實現；實現的原理與效果相同，不再詳述。
以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本實用新型的保護范圍之內。
權利要求1.一種上電時序控制電路，包含一個或一個以上的含控制端的被控開關電路，該被控開關電路的輸入端與輸入電源相連，每個被控開關電路的輸出端與一個需要供電的電路相連，其特征在于，所述上電時序控制電路進一步包括一個多路輸出端的時序控制芯片，時序控制芯片的電源輸入端與輸入電源相連，時序控制芯片各路輸出端與各個的被控開關電路的控制端相連。
2.根據權利要求1所述的上電時序控制電路，其特征在于，所述時序控制芯片為PLD、CPLD或FPGA。
3.根據權利要求1所述的上電時序控制電路，其特征在于，所述被控開關電路為含使能端的電源轉換器件，其輸入端與輸入電源相連，輸出端與一個需要供電的電路相連，使能端與時序控制芯片的一個輸出端相連。
4.根據權利要求1所述的上電時序控制電路，其特征在于，所述被控開關電路為電源轉換器件和與之串連的含使能端的開關器件，電源轉換器件的輸入端與輸入電源相連，開關器件的輸出端與一個需要供電的電路相連，開關器件的使能端與時序控制芯片的一個輸出端相連。
5.根據權利要求1所述的上電時序控制電路，其特征在于，所述時序控制芯片包含一個控制端，所述電路進一步包括多輸入端單輸出端的電源故障檢測電路，其各個輸入端分別與各個被控開關電路的輸出端相連，該電源故障檢測電路的輸出端與時序控制芯片的控制端相連。
6.根據權利要求5所述的上電時序控制電路，其特征在于，所述電源故障檢測電路包括與被控開關電路的數目相同的三極管和一個合路器件，每個三極管的基極與被控開關電路的輸出端相連，各個三極管的集電極與參考電壓并聯后連接到一個合路器件，合路器件輸出端與時序控制芯片的控制端相連。
7.根據權利要求6所述的上電時序控制電路，其特征在于，所述電源故障檢測電路中的合路器件為或門器件。
8.根據權利要求1所述的上電時序控制電路，其特征在于，所述時序控制芯片包含與被控開關電路的數目相同的控制端，所述電路進一步包括多輸入端多輸出端的電源故障檢測電路，電源故障檢測電路的各個輸入端分別與被控開關電路的輸出端相連，各個輸出端分別與時序控制芯片的各個控制端相連。
9.根據權利要求8所述的上電時序控制電路，其特征在于，所述電源故障檢測電路包括與被控開關電路的數目相同的三極管，每個三極管的基極為電源故障檢測電路的一個輸入端與被控開關電路的輸出端相連，每個三極管的集電極與參考電壓并聯后分別與時序控制芯片的各個控制端相連。
10.根據權利要求1所述的上電時序控制電路，其特征在于，所述上電時序控制電路進一步包括多路輸入端多路輸出端的升壓隔離電路，各路輸入端分別與時序控制芯片各路輸出端相連，升壓隔離電路各路輸出端分別與各路被控開關電路的輸入端相連。
11.根據權利要求10所述的上電時序控制電路，其特征在于，所述升壓隔離電路包括與被控開關電路的數目相同的三極管，每個三極管的基極與時序控制芯片輸出端相連，每個三極管的集電極與參考電壓并聯后與各路被控開關電路的輸入端相連。
專利摘要本實用新型提供了一種上電時序控制電路，包含一個或一個以上的含控制端的被控開關電路，該被控開關電路的輸入端與輸入電源相連，每個被控開關電路的輸出端與一個需要供電的電路相連，還包括一個多路輸出端的時序控制芯片，時序控制芯片的電源輸入端與輸入電源相連，時序控制芯片各路輸出端與各個的被控開關電路的控制端相連；還包括電源故障檢測電路，其各個輸入端分別與各個被控開關電路的輸出端相連，該電源故障檢測電路的一個或多個輸出端與時序控制芯片的相應的一個或多個控制端相連。該實用新型使上電時序控制電路更為簡潔，并且各路上電時序參數調整更方便。
文檔編號G05B19/05GK2655309SQ03276899
公開日2004年11月10日 申請日期2003年7月16日 優先權日2003年7月16日
發明者蔣麟軍, 李友誼, 劉衛東, 趙俊峰 申請人:華為技術有限公司