專利名稱：秒脈沖和irig-b直流碼時鐘同步電路及設備的制作方法
技術領域：
本實用新型涉及工業自動化對時技術領域，尤其涉及一種秒脈沖和IRIG-B直流碼時鐘同步電路及設備。
背景技術：
目前，在發電廠、變電站、科研機構和無線通訊基站等工業自動化場所的各種自動化設備均需要與UTC時間保持精確的同步。由于GPS系統具有使用簡便、定時精度高、信號穩定等優點，因此在廣泛應用于許多自動化設備中。GPS設備從衛星上獲取UTC時間信息后，主要通過脈沖信號，RS-232/RS-485接口，IRIG-B碼和網絡等方式發送UTC時間信息給需授時的設備進行授時。IRIG-B碼是由美國靶場司令部委員會下屬的儀器組(IRIG，Inter-RangerInstrumentation Group)制定的串行格式的時間碼,其主要特點是巾貞速率為I巾貞/秒,攜帶的信息量大，經譯碼后可獲得1，10，100/秒的脈沖信號和BCD編碼的日期和時間信息以及控制功能信息。IRIG-B碼分為IRIG-B直流碼和IRIG-B交流碼兩種。其中IRIG-B直流碼的幀格式如圖1所示，它是每秒一幀的串行時間碼，每個碼元(位)的寬度為10ms，故一個幀周期包括100個碼元,每10個碼元為一個字。如圖2，IRIG-B直流碼的碼元波形圖，碼元采用脈寬調制編碼，碼元均以高電平開始即“準時”時刻的參考點是其脈沖前沿。占空比為20%的碼元(高電平2ms，低電平8ms)表示I位二進制數“O” ；占空比為50%的碼元(高電平5ms,低電平5ms)表示一位二進制數“I” ；占空比為80%的碼元(高電平8ms,低電平2ms)表示I位位置標志碼。每一巾 貞均有高電平8ms,低電平2ms的起始碼元PR和高電平8ms,低電平2ms的結束碼元PO。起始碼元PR為巾貞的起始參考點，每10個碼元的結尾處插入一個結束碼元PO，起始碼元PR和結束碼元之間有P1，P2，P3，……，P9標志碼元。圖1所示連續兩個8ms寬脈沖表明秒的開始，PR碼元的上升沿為一個整秒時刻的開始。如果從起始碼元PR開始對碼元進行編號，則分別為第0，1，2，……，99個碼元。標志碼元之間包含秒、分、時、天、年和控制功能等信息。現有技術中，提供了采用GPS設備從衛星上獲取UTC時間信息并利用該UTC時間信息為需授時的設備進行授時的時鐘同步電路及設備。該現有技術提供的時鐘同步電路及設備，由于僅提供從衛星上獲取的UTC時間信息作為授時信息，而在發電廠、變電站、科研機構和無線通訊基站等工業自動化場所里的多種電子、電力設備往往需要與某一電子、電力設備保持時間同步，因此現有技術中所提供的時鐘同步電路及設備功能單一，不能靈活、自由的根據實際應用為需授時的設備進行授時。
實用新型內容本實用新型的目的在于提供一種秒脈沖和IRIG-B直流碼時鐘同步電路及裝置，旨在解決現有技術中所提供的時鐘同步電路及設備功能單一，不能靈活、自由的根據實際應用為需對時的設備進行授時。本實用新型采用以下方案:一種秒脈沖和IRIG-B直流碼時鐘同步電路，包括:接收GPS信號并篩選UTC時間信息和提供秒脈沖的UTC時間信息輸入電路；接收外部設備時間信息的秒脈沖或IRIG-B直流碼輸入電路；UTC時間信息輸入端URXD接所述UTC時間信息輸入電路、外部設備時間信息輸入端接所述秒脈沖或IRIG-B直流碼輸入電路，處理所述UTC時間信息輸入電路輸入的UTC時間信息和所述秒脈沖或IRIG-B直流碼輸入電路輸入的秒脈沖或IRIG-B直流碼并生成秒脈沖或IRIG-B直流碼的FPGA ；與所述FPGA的輸出端連接，輸出所述FPGA生成的秒脈沖或IRIG-B直流碼的秒脈沖或IRIG-B直流碼輸出電路。所述秒脈沖和IRIG-B直流碼時鐘同步電路還包括與所述FPGA的功能選擇端KEY連接，設置所述FPGA生成秒脈沖或IRIG-B直流碼輸出的撥碼開關。所述UTC時間信息輸入電路包括:接收GPS信號并傳輸GPS信號和脈沖信號的GPS接收機，解碼GPS信號并篩選UTC時間信息傳輸至所述FPGA的單片機；所述GPS接收機的GPS信號輸出端接所述單片機的GPS信號輸入端，脈沖輸出端接所述FPGA的脈沖輸入端PPS ；所述單片機的UTC時間信息輸出端接所述FPGA的UTC時間信息輸入端URXD。所述秒脈沖或IRIG-B直流碼輸入電路包括輸入電平信號的TTL輸入電路和輸入光信號的光信號輸入電路；所述TTL輸入電路的輸出端接所述FPGA的第一輸入端inputl ；所述光信號輸入電路的輸出端接所述FPGA的第二輸入端input2。所述FPGA的輸出端包括單獨或同時輸出秒脈沖或IRIG-B直流碼的第一輸出端outputl 和第二輸出端 output2 ；所述秒脈沖或IRIG-B直流碼輸出電路包括輸出電平信號的RS485隔離輸出電路、第一 TTL輸出電路、第二 TTL輸出電路、24V隔離輸出電路和輸出光信號的第一光信號輸出電路、第二光信號輸出電路；所述RS485隔離輸出電路、第一 TTL輸出電路、24V隔離輸出電路、第一光信號輸出電路的輸入端均與所述FPGA的第一輸出端outputl連接；所述第二 TTL輸出電路、第二光信號輸出電路的輸入端均與所述FPGA的第二輸出端output2連接。所述秒脈沖和IRIG-B直流碼時鐘同步電路還包括與單片機的UTC時間信息輸出端連接的，將所述單片機輸出的UTC時間信息輸出至其他裝置以查看時間信息的RS232輸出電路。一種秒脈沖和IRIG-B直流碼同步設備，包括以上所述的秒脈沖和IRIG-B直流碼時鐘同步電路。本實用新型提供的秒脈沖和IRIG-B直流碼時鐘同步電路，FPGA可處理UTC時間信息輸入電路輸入的UTC時間信息和秒脈沖或IRIG-B直流碼輸入電路輸入的外部設備時間信息的秒脈沖或IRIG-B直流碼并生成秒脈沖或IRIG-B直流碼，再通過秒脈沖或IRIG-B直流碼輸出電路輸出為需授時的設備進行授時。因此，本實用新型提供的秒脈沖和IRIG-B直流碼時鐘同步電路，解決了現有技術中所提供的時鐘同步電路及設備功能單一，不能靈活、自由的根據實際應用為需授時的設備進行授時。
圖1為IRIG-B直流碼的幀格式示意圖；圖2為IRIG-B直流碼的碼元波形圖；圖3為本實用新型實施例提供的秒脈沖和IRIG-B直流碼時鐘同步電路的電路原理框圖。
具體實施方式
為使本實用新型的目的、技術方案及優點更加清楚，
以下結合附圖及具體實施例對本實用新型作進一步的詳細描述。應當理解，此處所描述的具體實施例僅用于解釋本實用新型，并不用于限制本實用新型。本實用新型提供的秒脈沖和IRIG-B直流碼時鐘同步電路，FPGA可處理UTC時間信息輸入電路100輸入的UTC時間信息和外部設備時間信息輸入電路輸入的秒脈沖或IRIG-B直流碼并生成秒脈沖或IRIG-B直流碼，再通過秒脈沖或IRIG-B直流碼輸出電路300輸出為需授時的設備進行授時。參照圖3，本實用新型實施例提供的秒脈沖和IRIG-B直流碼時鐘同步電路的電路原理框圖。一種秒脈沖和IRIG-B直流碼時鐘同步電路，包括:接收GPS信號并篩選UTC時間信息和提供秒脈沖的UTC時間信息輸入電路100 ；接收外部設備時間信息的秒脈沖或IRIG-B直流碼輸入電路200 ；UTC時間信息輸入端URXD接UTC時間信息輸入電路100、外部設備時間信息輸入端接秒脈沖或IRIG-B直流碼輸入電路200，處理UTC時間信息輸入電路100輸入的UTC時間信息和秒脈沖或IRIG-B直流碼輸入電路200輸入的秒脈沖或IRIG-B直流碼并生成秒脈沖或IRIG-B直流碼的FPGA ；與FPGA的輸出端連接，輸出FPGA生成的秒脈沖或IRIG-B直流碼的秒脈沖或IRIG-B直流碼輸出電路300。該秒脈沖和IRIG-B直流碼時鐘同步電路，還包括與FPGA的功能選擇端KEY連接，設置FPGA生成秒脈沖或IRIG-B直流碼輸出的撥碼開關400。該UTC時間信息輸入電路100包括:接收GPS信號并傳輸GPS信號和脈沖信號的GPS接收機101，解碼GPS信號并篩選UTC時間信息傳輸至FPGA的單片機102 ；GPS接收機101的GPS信號輸出端接單片機102的GPS信號輸入端，脈沖輸出端接FPGA的脈沖輸入端PPS ；單片機102的UTC時間信息輸出端接FPGA的UTC時間信息輸入端URXD。[0046]秒脈沖或IRIG-B直流碼輸入電路200包括輸入電平信號的TTL輸入電路201和輸入光信號的光信號輸入電路202 ；TTL輸入電路201的輸出端接FPGA的第一輸入端inputl ；光信號輸入電路的輸出端接FPGA的第二輸入端input2。FPGA的輸出端包括單獨或同時輸出秒脈沖或IRIG-B直流碼的第一輸出端output I和第二輸出端ouput2 ；秒脈沖或IRIG-B直流碼輸出電路300包括輸出電平信號的RS485隔離輸出電路301、第一 TTL輸出電路303、第二 TTL輸出電路305，24V隔離輸出電路304和輸出光信號的第一光信號輸出電路302、第二光信號輸出電路306 ；RS485隔離輸出電路301、第一 TTL輸出電路303、24V隔離輸出電路304、第一光信號輸出電路302的輸入端均與FPGA的第一輸出端outputl連接；第二 TTL輸出電路305、第二光信號輸出電路306的輸入端均與FPGA的第二輸出端output2連接。該秒脈沖和IRIG-B直流碼同步電路還包括與單片機102的UTC時間信息輸出端連接的，將單片機102輸出的UTC時間信息輸出至其他裝置以查看時間信息的RS232輸出電路500。本實用新型還提供了一種包括以上所述秒脈沖和IRIG-B直流碼同步電路的秒脈沖和IRIG-B直流碼同步設備。以下對本實用新型提供的秒脈沖和IRIG-B直流碼時鐘同步電路的工作原理進行描述。該秒脈沖和IRIG-B直流碼時鐘同步電路通過GPS信號為需授時的設備進行授時的原理為:GPS接收機101從衛星上接收GPS信號并將所接收到的GPS信號傳送至單片機102，GPS接收機101同時發送IOOHz的脈沖信號至FPGA。GPS接收機101發送至FPGA的IOOHz的脈沖信號，可作為IRIG-B直流碼的每個碼元的起始時刻，FPG還可通過該IOOHz脈沖信號恢復秒脈沖。單片機102將接收到的GPS信號進行解碼并篩選UTC時間信息，并將篩選出的UTC時間信息傳輸至FPGA。FPGA將接收到的UTC時間信息進行IRIG-B直流碼編碼后通過秒脈沖或IRIG-B直流碼輸出電路300輸出至需授時的設備進行授時。該秒脈沖和IRIG-B直流碼時鐘同步電路通過外部設備時間信息為需授時的設備進行授時的原理為:秒脈沖或IRIG-B直流碼輸入電路200的TTL輸入電路201可接收外部設備以電平信號輸入的秒脈沖或IRIG-B直流碼，光信號輸入電路202可接收外部設備以光信號輸入的秒脈沖或IRIG-B直流碼。FPGA根據撥碼開關400的設置將秒脈沖或IRIG-B直流碼輸入電路200輸入的秒脈沖或IRIG-B直流碼轉換成相應的秒脈沖或IRIG-B直流碼，并從秒脈沖或IRIG-B直流碼輸出電路300輸出至需授時的設備進行授時。由于FPGA的輸出端包括單獨或同時輸出秒脈沖或IRIG-B直流碼的第一輸出端outputl和第二輸出端output2 ；RS485隔離輸出電路301、第一 TTL輸出電路303、24V隔離輸出電路304、第一光信號輸出電路302的輸入端均與FPGA的第一輸出端outputl連接；第二 TTL輸出電路305、第二光信號輸出電路306的輸入端均與FPGA的第二輸出端output2連接；因此，可同時輸出秒脈沖或IRIG-B直流碼、并且通過通過不同的方式輸出至需授時的設備進行授時。具有輸出端口齊全，輸出方式多樣的多功能的效果。本實用新型提供的秒脈沖和IRIG-B直流碼時鐘同步電路及設備，FPGA可處理UTC時間信息輸入電路100輸入的UTC時間信息和秒脈沖或IRIG-B直流碼輸入電路200輸入的外部設備時間信息的秒脈沖或IRIG-B直流碼并生成秒脈沖或IRIG-B直流碼，再通過秒脈沖或IRIG-B直流碼輸出電路300輸出為需授時的設備進行授時。因此，本實用新型提供的秒脈沖和IRIG-B直流碼時鐘同步電路，解決了現有技術中所提供的時鐘同步電路及設備功能單一，不能靈活、自由的根據實際應用為需授時的設備進行授時。同時，該秒脈沖和IRIG-B直流碼時鐘同步電路可通過秒脈沖和IRIG-B直流碼輸入電路200的電平信號輸入電路201和光信號輸入電路202接收外部設備時間信息的以電平信號或光信號傳輸的秒脈沖或IRIG-B直流碼，并可通過撥碼開關400設置FPGA轉換成秒脈沖或IRIG-B直流碼，并通過秒脈沖和IRIG-B直流碼輸出電路300的RS485隔離輸出電路301、TTL輸出電路303、24V隔離輸出電路304、光信號輸出電路302以電平信號或光信號輸出秒脈沖或IRIG-B直流碼為需授時的設備進行授時。以上所述為本實用新型的優選實施例，并不用于限制本實用新型，凡在本實用新型的原則之內所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內。
權利要求1.一種秒脈沖和IRIG-B直流碼時鐘同步電路，其特征在于，包括: 接收GPS信號并篩選UTC時間信息和提供秒脈沖的UTC時間信息輸入電路； 接收外部設備時間信息的秒脈沖或IRIG-B直流碼輸入電路； UTC時間信息輸入端URXD接所述UTC時間信息輸入電路、外部設備時間信息輸入端接所述秒脈沖或IRIG-B直流碼輸入電路，處理所述UTC時間信息輸入電路輸入的UTC時間信息和所述秒脈沖或IRIG-B直流碼輸入電路輸入的秒脈沖或IRIG-B直流碼并生成秒脈沖或IRIG-B直流碼的FPGA ； 與所述FPGA的輸出端連接，輸出所述FPGA生成的秒脈沖或IRIG-B直流碼的秒脈沖或IRIG-B直流碼輸出電路。
2.如權利要求1所述秒脈沖和IRIG-B直流碼時鐘同步電路，其特征在于，還包括與所述FPGA的功能選擇端KEY連接，設置所述FPGA生成秒脈沖或IRIG-B直流碼輸出的撥碼開關。
3.如權利要求1所述的秒脈沖和IRIG-B直流碼時鐘同步電路，其特征在于，所述UTC時間信息輸入電路包括: 接收GPS信號并傳輸GPS信號和脈沖信號的GPS接收機，解碼GPS信號并篩選UTC時間信息傳輸至所述FPGA的單片機； 所述GPS接收機的GPS信號輸出端接所述單片機的GPS信號輸入端，脈沖輸出端接所述FPGA的脈沖輸入端PPS ； 所述單片機的UTC時間信息輸出端接所述FPGA的UTC時間信息輸入端URXD。
4.如權利要求1所述的秒脈沖和IRIG-B直流碼時鐘同步電路，其特征在于，所述秒脈沖或IRIG-B直流碼輸入電路包括輸入電平信號的TTL輸入電路和輸入光信號的光信號輸入電路； 所述TTL輸入電路的輸出端接所述FPGA的第一輸入端inputl ； 所述光信號輸入電路的輸出端接所述FPGA的第二輸入端input2。
5.如權利要求1所述的秒脈沖和IRIG-B直流碼時鐘同步電路，其特征在于，所述FPGA的輸出端包括單獨或同時輸出秒脈沖或IRIG-B直流碼的第一輸出端outputl和第二輸出端 output2 ； 所述秒脈沖或IRIG-B直流碼輸出電路包括輸出電平信號的RS485隔離輸出電路、第一TTL輸出電路、第二 TTL輸出電路、24V隔離輸出電路和輸出光信號的第一光信號輸出電路、第二光信號輸出電路； 所述RS485隔離輸出電路、第一 TTL輸出電路、24V隔離輸出電路、第一光信號輸出電路的輸入端均與所述FPGA的第一輸出端outputl連接； 所述第二 TTL輸出電路、第二光信號輸出電路的輸入端均與所述FPGA的第二輸出端output2 連接。
6.如權利要求3所述的秒脈沖和IRIG-B直流碼時鐘同步電路，其特征在于，還包括與單片機的UTC時間信息輸出端連接的，將所述單片機輸出的UTC時間信息輸出至其他裝置以查看時間信息的RS232輸出電路。
7.一種秒脈沖和IRIG-B直流碼同步設備，其特征在于，包括如權利要求1-6任一項所述的秒脈沖和IRIG-B直流碼時鐘同步電路。
專利摘要本實用新型涉及工業自動化對時技術領域，提供了一種秒脈沖和IRIG-B直流碼時鐘同步電路及設備。該秒脈沖和IRIG-B直流碼時鐘同步電路及設備的FPGA可處理UTC時間信息輸入電路輸入的UTC時間信息和秒脈沖或IRIG-B直流碼輸入電路輸入的外部設備時間信息的秒脈沖或IRIG-B直流碼并生成秒脈沖或IRIG-B直流碼，再通過秒脈沖或IRIG-B直流碼輸出電路輸出為需授時的設備進行授時。因此，本實用新型提供的秒脈沖和IRIG-B直流碼時鐘同步電路，解決了現有技術中所提供的時鐘同步電路及設備功能單一，不能靈活、自由的根據實際應用為需授時的設備進行授時的問題。
文檔編號G04G7/00GK202998116SQ20122032096
公開日2013年6月12日 申請日期2012年7月4日 優先權日2012年7月4日
發明者蘇毅波, 黃建鐘, 黃清樂, 陳漢新 申請人:深圳市星龍科技有限公司