專利名稱：一種時鐘相位合成計數方法及裝置的制作方法
技術領域：
本發明涉及高精度測試測量計數，具體地講是一種時鐘相位合成計數方法及裝置。
背景技術：
高精度計數方法在很多的應用領域得到廣泛的應用，例如雷達測距、脈沖反射超 聲測厚、脈沖反射超聲探傷等相關應用領域，其基本的測量原理是根據發射信號和被測量 信號的時間間隔，完成對時間、距離、速度、形狀等測量。請參照圖l，測量過程用發射控制 信號脈沖和被測量信號脈沖表達形式，采用高頻精確時鐘在測量的時間內進行計數，總的 計數值乘以時鐘周期即為測得的時間間隔，測量精度為計數時鐘的周期。測量的精度主要 依靠發射信號和被測量信號的時間間隔的計數時鐘的頻率來保證，為了提高測量的時間精 度，最顯而易見的方法就是提高計數時鐘的頻率，但是隨著計數時鐘的頻率提高，在實際設 計中由于集成電路器件的限制，以及高速電路帶來的技術難度以及成本提高，純粹提高計 數時鐘的頻率來提高測量的時間精度方法是不可行的。 在專利號為US 6754613，發明名稱為"高精度時間-數字轉換器(Highresolution time-to-digital converter)"的美國專利中公開了一種雙路高精度相位差的低頻率時鐘 合成高精度計數的方法，該方法是利用2個頻率差為1M的兩個低頻率時鐘分別為100M和 90M組合實現900M高精度計數，第1個脈沖信號為發射信號，第2個脈沖信號為脈沖反射 信號，通過精確測量超聲波在材料中傳播的時間來確定被測材料的厚度，第1個脈沖發射 信號來啟動90M低頻率時鐘進行計數；第2個脈沖脈沖反射信號到來時計數值為nl，同時 啟動100M低頻率時鐘進行計數；通過判斷100M低頻率時鐘沿和90M低頻率時鐘計數值判 斷，當100M低頻率時鐘計數值為n2時，此時100M低頻率時鐘沿和90M低頻率時鐘沿對齊， 則計算超聲波在材料中傳播的時間為t = nl/90+n2/900微秒。該方法可以實現900M高頻 率的高精度計數，但該方法在高頻率時鐘設計和實現中有著特殊的應用要求和技術難點。
發明內容
鑒于現有計數中存在的問題，本發明的目的之一在于提供一種時鐘相位合成計數
方法，以避免現有計數中高頻率時鐘設計和實現中難以克服的計數難點。 相應地，本發明還提供一種時鐘相位合成計數裝置。 為了實現上述目的，本發明一實施例提供的時鐘相位合成計數方法包括 產生N路頻率為F的較低頻率的并行時鐘，該N路并行時鐘的相位順序相差360/
N度； 利用所述N路并行時鐘對待計數的脈沖寬度進行計數測量，并對得到的N個計數
相加，獲得對應頻率為NXF的較高頻率時鐘的計數。 本發明另一實施例提供的時鐘相位合成計數方法包括 通過相位偏移產生M組頻率為F的較低頻率的串行時鐘，該M組串行時鐘的相位順序相差360/M度； 利用所述M組串行時鐘對待計數的脈沖寬度進行計數測量，并對得到的M組計數
相加，獲得對應頻率為MXF的較高頻率時鐘的計數。 本發明另一實施例提供的時鐘相位合成計數方法包括 產生N路頻率為F的較低頻率的并行時鐘，該N路并行時鐘的相位順序相差360/ N度； 對N路并行時鐘中的每一路時鐘通過相位偏移產生M組串行時鐘，該M組串行時 鐘的相位順序相差360/N/M度； 利用所述N路的M組時鐘分別對待計數的脈沖寬度進行計數測量，并對得到的 NXM個計數相加，獲得對應頻率為NX MXF的較高頻率時鐘的計數。
本發明一實施例提供時鐘相位合成計數裝置包括 并行時鐘產生單元，用于產生N路頻率為F的較低頻率的并行時鐘，該N路并行時 鐘的相位順序相差360/N度； 測量單元，用于利用所述N路并行時鐘對待計數的脈沖寬度進行計數測量，并對 得到的N個計數相加，獲得對應頻率為NXF的較高頻率時鐘的計數。
本發明另一實施例提供時鐘相位合成計數裝置包括 串行時鐘產生單元，用于通過相位偏移產生M組頻率為F的較低頻率的串行時鐘， 該M組串行時鐘的相位順序相差360/M度； 測量單元，利用所述M組串行時鐘對待計數的脈沖寬度進行計數測量，并對得到 的M組計數相加，獲得對應頻率為MXF的較高頻率時鐘的計數。
本發明另一實施例提供時鐘相位合成計數裝置包括 并行時鐘產生單元，用于產生N路頻率為F的較低頻率的并行時鐘，該N路并行時 鐘的相位順序相差360/N度； 串行時鐘產生單元，用于對N路并行時鐘中的每一路時鐘通過相位偏移產生M組 串行時鐘，該M組串行時鐘的相位順序相差360/N/M度； 測量單元，用于利用所述N路的M組時鐘分別對待計數的脈沖寬度進行計數測量，
并對得到的NXM個計數相加，獲得對應頻率為NX MXF的較高頻率時鐘的計數。 本發明實施例通過利用并行和/或串行時鐘對待計數的脈沖寬度進行計數，并進
行計數合成，提供了一種新的高精度計數方法，實現了被測量脈沖寬度的高精度計數。
此處所說明的附圖用來提供對本發明的進一步理解，構成本申請的一部分，并不
構成對本發明的限定。在附圖中 圖1為現有的高精度計數的原理示意圖； 圖2為現有計數中的一種高精度計數方法； 圖3為本發明實施例1的方法流程圖； 圖4為本發明實施例1產生的并行時鐘示意圖； 圖5為本發明實施例2的方法流程圖； 圖6為本發明實施例2的產生的串行時鐘示意 圖7為本發明實施例3的方法流程圖； 圖8為本發明實施例3中產生的串行時鐘示意圖； 圖9為本發明實施例3對應的實現裝置結構框圖； 圖10為本發明實施例中鎖相環產生并行和串行時鐘的示意圖； 圖11為本發明實施例中時鐘相位合成計數裝置的電路圖； 圖12為應用本發明實施例的計數裝置(計數電路)的脈沖寬度測量系統示意圖。
具體實施例方式
為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明的具體實 施例進行詳細說明。在此，本發明的示意性實施例及其說明用于解釋本發明，但并不作為對 本發明的限定。
實施例1 本發明實施例是利用通用的現場可編程門陣列(FPGA， Field ProgrammableGates Array)中的鎖相環(PLL， Phase-Locked Loop)電路，產生多個同步并行低頻率時鐘，采用 這些低頻時鐘在測量的時間內進行并行計數，并進行并行計數的合成，來實現發射信號和 被測量信號時間間隔的高精度計數。 圖3為本發明實施例的高精度計數方法的流程示意圖。如圖3所示，該方法包括 如下步驟 步驟310，對低頻時鐘進行倍頻。 例如，采用PLL電路的倍頻功能(例如利用PLL電路的分頻器)，將頻率為20M的 時鐘信號經倍頻輸出為80M的時鐘。 步驟320，利用PLL電路產生N個相位差為360/N度的并行時鐘。 例如，利用4路PLL電路進行相互關聯設置，產生4路相位依次相差90度的并行
時鐘，產生的4路并行時鐘如圖4所示。 步驟330，利用所述產生的并行時鐘對待測量的時間進行并行計數，并對獲得的4 個計數相加合成。 例如，利用上述步驟320中產生的4個并行時鐘對待測量的時間(即待測量的發 射信號和反射信號之間的脈沖寬度)進行并行計數。將獲得的4個計數相加，便實現了計 數頻率約為320M的對待測量時間的精確計數。
實施例2 本發明實施例是利用通用的現場可編程門陣列(FPGA， Field ProgrammableGates Array)中的鎖相環(PLL， Phase-Locked Loop)電路，產生一系列串行的低頻率時鐘，采用 這些低頻時鐘在測量的時間內進行多次計數，并對計數合成，來實現發射信號和被測量信 號時間間隔的高精度計數。 圖5為本發明實施例的高精度計數方法的流程示意圖。如圖5所示，該方法包括 如下步驟 步驟510，對低頻時鐘進行倍頻。 例如，輸入頻率為20M的時鐘信號，采用PLL電路的倍頻功能(例如利用PLL電路 的分頻器)，將輸入的20M頻率的時鐘信號經倍頻輸出為80M的時鐘。
步驟520，對輸出的信號通過相位偏移依次產生M組相位差為360/M的串行時鐘。
例如，對80M頻率的時鐘進行相位偏移，可產生相位依次相差72度的5組串行時 鐘。產生的5組串行時鐘如圖6所示。 步驟530，利用所述5組時鐘對待測量的時間進行并行計數，并對獲得的5組計數 相加合成。 例如，利用上述步驟520中產生的5組串行時鐘對待測量時間(即待測量的發射 信號和反射信號之間的脈沖寬度)依次進行計數。將獲得的5組計數相加，便實現了計數 頻率約為400M的對待測量時間的精確計數。
實施例3 本發明實施例是利用低頻率時鐘在通用的現場可編程門陣列(FPGA， FieldProgra,ble Gates Array)中的鎖相環(PLL， Phase-Locked Loop)電路中進行倍 頻，并通過多路PLL的關聯設置將具有一定相位差的并行時鐘同時進行相位偏移，產生一 系列串行的同步并行低頻率時鐘，利用這些具有相位差的串行的同步并行時鐘進行計數或 合成計數對信號進行多次計數測量，來實現發射信號和被測量信號時間間隔的高精度計 數。 圖7為本發明實施例的高精度計數方法的流程示意圖。如圖7所示，該方法包括 如下步驟 步驟710，對低頻時鐘進行倍頻。 例如，輸入頻率為20M的時鐘信號，采用PLL電路的倍頻功能(例如利用PLL電路
的分頻器)，將輸入的20M頻率的時鐘信號經倍頻輸出為80M的時鐘。 步驟720，利用PLL電路產生N個相位差為360/N度的并行時鐘。 例如，利用4路PLL電路進行相互關聯設置，產生4路相位依次相差90度的并行
時鐘，產生的4路并行時鐘如圖4所示。 步驟730，對N路并行時鐘中的每一路時鐘進行相位偏移，各自產生相位依次相差 360/N/M度的M組串行時鐘。 例如，對步驟720中產生的4路并行時鐘中的每一路通過相位偏移依次產生5組 相位相差18度的串行時鐘。4路并行時鐘各自產生的5組串行時鐘如圖8所示。
步驟740，利用N路的M組時鐘分別對待測量時間(待測量脈沖寬度)進行計數測 量，并將獲得的MXN個計數相加合成。 例如，利用4路的5組串行同步時鐘( 一共20個具有18度相位差關聯的80M頻
率的時鐘)分別對待計數的脈沖寬度進行計數， 一共獲得20個計數，對獲得的20個計數相
加合成，從而實現計數頻率約為1. 6G的高頻率時鐘對待測量時間的精確計數。 本發明的上述實施例采用FPGA器件，實現測量時發射信號和反射信號時間間隔
的高精度計數。即，本發明實施例利用普通電路常用相對較低頻率時鐘(小于100M)代替
需要特殊電路設計和布板規則相對較高頻率時鐘(大于1G)，解決了高頻率時鐘設計和實
現中帶來的一系列技術問題。并且本發明實施例利用FPGA中的PLL電路，產生一系列串行
的同步并行低頻時鐘，采用這些低頻時鐘在測量的時間內進行多次計數，從而完成高精度
計數應用，不僅降低了成本，而且簡化了整機系統。本發明可適用于利用低頻率時鐘實現高
精度計數應用領域，例如雷達測距、超聲測厚、超聲探傷等相關產品。
本領域普通技術人員可以理解實現上述實施例方法中的全部或部分步驟可以通 過程序來指令相關的硬件來完成，該程序可以存儲于一計算機可讀取存儲介質中，比如 R0M/RAM、磁碟、光盤等。
實施例4 實現上述實施例3的時鐘相位合成裝置的框圖如圖9所示，包括 倍頻單元910，用于對一輸入的較低頻率時鐘進行倍頻，產生更高頻率的時鐘。該
倍頻單元可為現有PLL電路中的分頻器。 并行時鐘產生電路920，用于根據倍頻后的時鐘產生N路并行的時鐘，該N路并行 的時鐘的相位差為360/N度。該并行時鐘產生電路可通過FPGA器件中的一路或多路PLL 電路來實現。 串行時鐘產生電路930，用于對N路時鐘中的每一路時鐘進行相位偏移，各自產生 相位依次相差360/N/M度的M組串行時鐘。串行時鐘產生電路同樣可通過FPGA器件中的 PLL電路來實現。 測量電路940，用于利用N路的M組時鐘分別對待計數的脈沖寬度進行計數測量， 并將獲得的MXN個計數進行相加合成。實現計數頻率約為1. 6G的高頻率時鐘對待測量時 間的精確計數。 對于實現前述實施例1和實施例2的時鐘相位合成裝置，與圖9所示的結構相比， 則分別少了串行時鐘產生電路930和并行時鐘產生電路920，在此并不詳述。
上述倍頻單元、并行時鐘產生電路、串行時鐘產生電路及測量電路可通過在FPGA 器件的多路PLL電路來實現，如圖IO所示。 圖11為本發明實施例的時鐘相位合成計數裝置的PLL電路原理示意圖。圖11僅 給出了時鐘相位合成電路的原理，該電路中所使用的基準信號^為穩定度很高的基準頻率 振蕩器(如晶體振蕩電路)產生的振蕩信號，通過相位比較器可以將基準信號與電壓控制 振蕩器產生的振蕩信號f。相位比較。如果此兩個信號之間有相位差存在時，便會產生相位 誤差信號PD輸出，再通過低通濾波電路將誤差信號變為回授控制電壓VK，電壓控制振蕩器 的再根據回授控制電壓VK產生振蕩電路信號f。，從而可使得fr與f。具有一定的相位關系 (如相位偏移)和倍數關系。本發明實施例中，首先是利用FPGA器件的多路PLL電路作為 倍頻單元以及并行時鐘產生電路，產生多個相位差相關的并行時鐘，再利用多路PLL電路 將相位差相關的并行時鐘中每路時鐘進行相位偏移，從而實現時鐘相位合成。但本發明并 不限于此，基于圖11并結合現有技術可通過簡單的變換可以獲得多種電路形式。
下面舉例說明本發明的應用。圖12為應用本發明實施例的時鐘相位合成計數裝 置(圖12中的計數電路)的脈沖寬度測量系統示意圖。圖12的系統與現有的測量系統相 比，區別在于，圖12中的計數電路為本發明實施例的時鐘相位合成計數裝置。圖12中，由 鍵盤53輸入指令給處理單元51 ，由處理單元控制發射電路54輸出電脈沖至探頭，產生輸出 脈沖，反射脈沖經放大整型電路56進行放大整型后，傳送至計數電路57，由計數電路根據 本發明實施例的計數方法進行計數，計數電路57中的測量數據傳送至處理單元進行處理， 并將最后結果輸出至顯示屏52。 以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳 細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，并不用于限定本發明的保護范圍，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本 發明的保護范圍之內。
權利要求
一種時鐘相位合成計數方法，其特征在于，該方法包括產生N路頻率為F的較低頻率的并行時鐘，該N路并行時鐘的相位順序相差360/N度；利用所述N路并行時鐘對待計數的脈沖寬度進行計數測量，并對得到的N個計數相加，獲得對應頻率為N×F的較高頻率時鐘的計數。
2. 根據權利要求1所述的方法，其特征在于，該方法還包括 產生并行時鐘前，對一頻率小于F的時鐘進行倍頻，來產生頻率為F的時鐘。
3. —種時鐘相位合成計數方法，其特征在于，該方法包括通過相位偏移產生M組頻率為F的較低頻率的串行時鐘，該M組串行時鐘的相位順序 相差360/M度；利用所述M組串行時鐘對待計數的脈沖寬度進行計數測量，并對得到的M組計數相加， 獲得對應頻率為MXF的較高頻率時鐘的計數。
4. 根據權利要求3所述的方法，其特征在于，該方法還包括 產生串行時鐘前，對一頻率小于F的時鐘進行倍頻，來產生頻率為F的時鐘。
5. —種時鐘相位合成計數方法，其特征在于，該方法包括產生N路頻率為F的較低頻率的并行時鐘，該N路并行時鐘的相位順序相差360/N度； 對N路并行時鐘中的每一路時鐘通過相位偏移產生M組串行時鐘，該M組串行時鐘的相位順序相差360/N/M度；利用所述N路的M組時鐘分別對待計數的脈沖寬度進行計數測量，并對得到的NXM個計數相加，獲得對應頻率為NX MXF的較高頻率時鐘的計數。
6. 根據權利要求5所述的方法，其特征在于，該方法還包括 產生并行時鐘前，對一頻率小于F的時鐘進行倍頻，來產生頻率為F的時鐘。
7. —種時鐘相位合成計數裝置，其特征在于，該裝置包括并行時鐘產生單元，用于產生N路頻率為F的較低頻率的并行時鐘，該N路并行時鐘的 相位順序相差360/N度；測量單元，用于利用所述N路并行時鐘對待計數的脈沖寬度進行計數測量，并對得到 的N個計數相加，獲得對應頻率為NXF的較高頻率時鐘的計數。
8. 根據權利要求7所述的裝置，其特征在于，該裝置還包括倍頻單元，用于在產生并行時鐘前，對一頻率小于F的時鐘進行倍頻，來產生頻率為F 的時鐘。
9. 一種時鐘相位合成計數裝置，其特征在于，該裝置包括串行時鐘產生單元，用于通過相位偏移產生M組頻率為F的較低頻率的串行時鐘，該M 組串行時鐘的相位順序相差360/M度；測量單元，利用所述M組串行時鐘對待計數的脈沖寬度進行計數測量，并對得到的M組 計數相加，獲得對應頻率為MXF的較高頻率時鐘的計數。
10. 根據權利要求9所述的裝置，其特征在于，該裝置還包括倍頻單元，用于在產生串行時鐘前，對一頻率小于F的時鐘進行倍頻，來產生頻率為F 的時鐘。
11. 一種時鐘相位合成計數裝置，其特征在于，該裝置包括并行時鐘產生單元，用于產生N路頻率為F的較低頻率的并行時鐘，該N路并行時鐘的相位順序相差360/N度；串行時鐘產生單元，用于對N路并行時鐘中的每一路時鐘通過相位偏移產生M組串行 時鐘，該M組串行時鐘的相位順序相差360/N/M度；測量單元，用于利用所述N路的M組時鐘分別對待計數的脈沖寬度進行計數測量，并對 得到的NXM個計數相加，獲得對應頻率為NXMXF的較高頻率時鐘的計數。
12.根據權利要求11所述的裝置，其特征在于，該裝置還包括倍頻單元，用于在產生并行時鐘前，對一頻率小于F的時鐘進行倍頻，來產生頻率為F 的時鐘。
全文摘要
本發明提供一種時鐘相位合成計數方法及裝置，其中所述方法包括產生N路頻率為F的較低頻率的并行時鐘，該N路并行時鐘的相位順序相差360/N度；對N路并行時鐘中的每一路時鐘通過相位偏移產生M組串行時鐘，該M組串行時鐘的相位順序相差360/N/M度；利用所述N路的M組時鐘分別對待計數的脈沖寬度進行計數測量，并對得到的N×M個計數相加，獲得對應頻率為N×M×F的較高頻率時鐘的計數。本發明解決了高頻率時鐘設計和實現中帶來的一系列技術問題，并同時實現了高精度計數測量。
文檔編號G04F10/06GK101726728SQ200810225428
公開日2010年6月9日 申請日期2008年10月30日 優先權日2008年10月30日
發明者孫磊, 彭雪蓮, 曹永超, 郝建國 申請人:北京時代之峰科技有限公司