一種并行雪崩光電二極管陣列結構的紅外單光子探測系統的制作方法
【專利摘要】本實用新型涉及一種并行雪崩光電二極管陣列結構的紅外單光子探測系統，包括并行APD陣列驅動電路，其輸出端與并行APD陣列的輸入端相連，并行APD陣列的輸出端與信號探測電路的輸入端相連，信號探測電路的輸出端與模數轉換電路的輸入端相連，信號模數轉換電路的輸出端與信號處理電路的輸入端相連，信號處理電路的輸出端與數字信號輸出電路的輸入端相連。本實用新型使用并行APD陣列將單光子信號轉換成雪崩電信號，利用直流偏置電壓電路使并行APD陣列工作于蓋革模式，利用高速脈沖門控時序信號電路以及多通道光開關實現并行APD陣列的通道時序切換功能，減小了APD器件的死時間，克服了探測器的后脈沖效應，有效提高探測器的工作頻率和探測效率。
【專利說明】
一種并行雪崩光電二極管陣列結構的紅外單光子探測系統
技術領域
[0001]本實用新型涉及量子通信和量子信息技術中微弱信號探測技術領域，尤其是一種并行雪崩光電二極管陣列結構的紅外單光子探測系統。【背景技術】
[0002]目前，紅外單光子探測器主要使用的是利用APD器件進行光電探測的方法，其原理是利用光生載流子的光電效應，結型半導體器件在接收到單個光子時，借助強電場作用產生載流子的雪崩倍增效應，從而獲得高靈敏的微弱雪崩信號，并由此發展出一些特殊的光電信號處理方法，取得了很大的進展，并且在實際量子密碼通信系統中得到實際應用。
[0003]基于InGaAs/InP AH)器件的紅外單光子探測器具有響應速度快，探測靈敏度高， 暗計數率低，計數重復率高，成本低，實用性強等優點，并且InGaAs/InP APD作為異質結化合物半導體器件近年來在器件工藝和結構的研究取得較大進展，性能指標得到提高，商用化器件已研制成功。隨著器件性能的改善和微弱信號檢測電子學方法的發展，基于InGaAs/ InP AH)的單光子探測器仍然是未來高速紅外單光子探測技術的主流方法。
[0004]由于InGaAs/InP AH)材料中存在一些缺陷，容易成為載流子的俘獲中心。由于載流子被俘獲中心俘獲后，經過一段時間后釋放出來，也會產生雪崩信號，即后脈沖效應，目前的主要解決方法是設置一定的死時間，即雪崩被抑制后的一段時間內，使加在AH)上的偏壓遠小于雪崩電壓，以保證釋放的載流子無法觸發雪崩。例如對于觸發頻率為100MHz數量級的單光子探測器來說，其最大計數率不超過100kHz，通過設置合適的死時間將AH)偏壓減小并持續幾個ys時間不進行探測，從而可以有效的解決后脈沖效應問題。但是對于計數重復率要求GHz以上的高速探測器來說，兩次有效探測之間的死時間最多只能設置為Ins數量級，遠遠低于AH)中的載流子壽命，因此根本無法克服高速探測時的后脈沖效應影響。【實用新型內容】
[0005]本實用新型的目的在于提供一種能夠減小APD器件的死時間，有效提高探測器的工作頻率和探測效率的并行雪崩光電二極管陣列結構的紅外單光子探測系統。
[0006]為實現上述目的，本實用新型采用了以下技術方案:一種并行雪崩光電二極管陣列結構的紅外單光子探測系統，包括用于驅動并行APD陣列的并行APD陣列驅動電路，其輸出端與并行Aro陣列的控制輸入端相連，并行Aro陣列的輸出端與用于將并行Aro陣列輸出的單光子信號轉換成雪崩電信號并將該雪崩電信號提取出來的信號探測電路的輸入端相連，信號探測電路的輸出端與用于將提取出來的雪崩電信號轉換成數字信號信號的模數轉換電路的輸入端相連，信號模數轉換電路的輸出端與用于對轉換后的數字信號進行甄別探測和計數的信號處理電路的輸入端相連，信號處理電路的輸出端與數字信號輸出電路的輸入端相連。
[0007]所述并行APD陣列由分立的多個APD器件形成并行的陣列結構，或是由多個APD芯片集成在同一個芯片上封裝成一個器件;所述并行APD陣列包含兩個控制輸入端和一個輸出端，其中直流偏置電壓信號輸入作為第一控制輸入端，交流門控偏置信號輸入作為第二控制輸入端，雪崩電信號輸出作為輸出端。
[0008]所述并行APD陣列驅動電路由直流偏置電壓電路、高速脈沖門控時序信號電路以及多通道光開關組成，所述信號探測電路由多級低通濾波電路和高速寬帶放大電路組成，所述模數轉換電路采用高速比較電路，所述信號處理電路由數字信號甄別電路和計數器組成;所述直流偏置電壓電路的輸出端與并行Aro陣列的第一控制輸入端相連，所述高速脈沖門控時序信號電路的輸出端與并行Aro陣列的第二控制輸入端相連，所述并行Aro陣列的輸出端與多通道光開關的第一輸入端相連，高速脈沖門控時序信號電路的輸出端還與多通道光開關的第二輸入端相連，多通道光開關的輸出端與多級低通濾波電路的輸入端相連，多級低通濾波電路的輸出端與高速寬帶放大電路的輸入端相連，高速寬帶放大電路的輸出端與高速比較電路的輸入端相連，高速比較電路的輸出端與數字信號甄別電路的輸入端相連，數字信號甄別電路的輸出端與計數器的輸入端相連，計數器的輸出端與數字信號輸出電路的輸入端相連。
[0009]所述直流偏置電壓電路包括芯片U3、M0S晶體管Tl、快速整流二極管Dl、濾波電感L8、電阻R51?R57、電容C62?C64以及濾波電容C65?C70，所述芯片U3為PffM開關控制芯片UC3845，電阻R53與電容C62并聯，且該并聯端的兩端分別接芯片U3的1、2腳，芯片U3的2腳還分別與電阻R51、電阻R52的一端相連，芯片U3的4腳與電阻R54的一端相連，芯片U3的3腳通過電容C63接地，芯片U3的4腳通過電容C64接地，芯片U3的8腳通過濾波電容C65接地，芯片U3的7腳分別通過濾波電容C66、濾波電容C67接地，芯片U3的6腳通過電阻R56與MOS晶體管Tl的4腳相連，芯片U3的5腳通過電阻R57分別與MOS晶體管Tl的1、2、3腳相連，MOS晶體管Tl的5、6、7、8腳并聯后接濾波電感L8的一端相連，MOS晶體管Tl的5腳與快速整流二極管Dl的陽極相連，快速整流二極管DI的陰極分別通過濾波電容C69、濾波電容C70接地，快速整流二極管Dl的陰極作為直流偏置電壓電路的輸出端，與并行Aro陣列的第一控制輸入端相連。
[0010]所述高速脈沖門控時序信號電路包括芯片U5、電阻R50、電源濾波電容C56?C59和信號耦合電容C60?C61，所述芯片U5為12.5GHz寬帶功率放大器，其I腳通過并聯的電源濾波電容C56、C59接地;其3腳通過并聯的電源濾波電容C57、C58接地;其7腳接地;其8腳分別與信號耦合電容C60、電阻R50的一端相連，信號耦合電容C60的另一端接外部提供的高頻信號源信號，電阻R50的另一端接地，芯片U5的9腳與信號親合電容C61的一端相連，信號親合電容C61的另一端作為高速脈沖門控時序信號電路的輸出端，分別與并行APD陣列的第二控制輸入端以及多通道光開關的第二輸入端相連。
[0011]所述多通道光開關包括芯片U4、有源晶振Y40、濾波電感L6?L7、電源濾波電容C40?C55和電阻R40?R45，所述芯片U4采用型號為EP1C6T144C8N的可編程FPGA控制器，芯片U4包括芯片U4A和芯片U4B兩部分，芯片U4A的10腳通過電阻R40接有源晶振Y40的3腳，有源晶振Y40的2腳接地，有源晶振Y40的4腳分別與電阻R44、電源濾波電容C55的一端相連，電源濾波電容C55的另一端接地，電源濾波電容C40、C42、C44三者并聯，且其一并聯端分別接芯片U4A的8腳、濾波電感L6的一端，濾波電感L6的另一端接電源濾波電容C46的一端，電源濾波電容C46的另一端接地；電源濾波電容C41、C43、C45三者并聯，且其一并聯端分別接芯片U4A的29腳、濾波電感L7的一端，濾波電感L7的另一端接電源濾波電容C47的一端，電源濾波電容C47的另一端接地；電源濾波電容C52、C53、C54三者并聯，該并聯端的一端接芯片U4B的81腳，另一端接地;芯片U4B的73腳作為多通道光開關的第一輸入端，與并行APD陣列的輸出端相連，芯片U4B的105腳作為多通道光開關的第二輸入端，與高速脈沖門控時序信號電路的輸出端相連，芯片U4B的61、62、67?72腳作為多通道光開關的輸出端，與多級低通濾波電路的輸入端相連。[〇〇12] 所述多級低通濾波電路包括15級LC無源微波低通濾波器LPF1?LPF2、電阻R1、電感L1以及電容C1?C2,所述高速寬帶放大電路包括芯片U1、電感L2?L3、電阻R2?R3以及電容C3?C19,所述芯片U1采用可調增益寬帶放大器ADL5330,其1腳分別與電容C19、C3的一端相連，電容C19、C3的另一端接地;其24腳分別與電阻R2、R3的一端相連，電阻R3的另一端接地;其16腳分別與電感L2、電容C17的一端相連，電容C17的另一端作為高速寬帶放大電路的輸出端，接高速比較電路的輸入端，電容Cl 1、C12并聯，電感L2的另一端分別與電感L3、電容 C11、C12的一端并聯端相連，電容C11、C12的另一端并聯端接地;其15腳分別與電感L3、電容 C18的一端相連，電容C18的另一端接地;所述15級LC無源微波低通濾波器LPF1的輸入端與電容C2的一端相連，電容C2的另一端與電感L1的一端相連，作為多級低通濾波電路的輸入端，與多通道光開關的輸出端相連，電感L1的另一端依次通過電阻R1、電容C1接地，15級LC 無源微波低通濾波器LPF1的輸出端與15級LC無源微波低通濾波器LPF2的輸入端相連，15級 LC無源微波低通濾波器LPF2的輸出端依次通過電容C4、電容C6接芯片U1的3腳。
[0013] 所述高速比較電路包括芯片U2、電感L4、電阻R5?R11以及電容C21?C31，所述芯片U2采用高速比較器ADCMP573,其2腳作為高速比較電路的輸入端，分別與電阻R5的一端、 高速寬帶放大電路的輸出端相連，電阻R5的另一端接地;其3腳分別與電感L4、電容C22的一端相連，電感L4通過電容C21接地，電容C22的另一端接地;其11腳作為高速比較電路的輸出端，與數字信號甄別電路的輸入端相連。[〇〇14]由上述技術方案可知，本實用新型的優點如下:第一，使用分立的多個APD器件組成的并行Aro陣列將單光子信號轉換成雪崩電信號，利用直流偏置電壓電路使并行Aro陣列工作于蓋革模式，利用高速脈沖門控時序信號電路以及多通道光開關實現并行APD陣列的通道時序切換功能，減小了 Aro器件的死時間；第二，并行Aro陣列結構的紅外單光子探測系統的工作速度高達2GHz，重復頻率達到1000MHz以上;第三，并行Aro陣列結構的紅外單光子探測系統克服了探測器的后脈沖效應，有效提高探測器的工作頻率和探測效率。【附圖說明】
[0015]圖1為本實用新型的系統結構方框圖。
[0016]圖2為本實用新型的具體的系統結構方框圖；
[0017]圖3、圖4、圖5、圖6、圖7分別為圖2中直流偏置電壓電路、高速脈沖門控時序信號電路、多通道光開關、信號探測電路、高速比較電路的電路原理圖。【具體實施方式】
[0018]如圖1所示，一種并行雪崩光電二極管陣列結構的紅外單光子探測系統，包括用于驅動并行APD陣列的并行Aro陣列驅動電路10,其輸出端與并行Aro陣列的控制輸入端相連， 并行APD陣列的輸出端與用于將并行Aro陣列輸出的單光子信號轉換成雪崩電信號并將該雪崩電信號提取出來的信號探測電路20的輸入端相連，信號探測電路20的輸出端與用于將提取出來的雪崩電信號轉換成數字信號信號的模數轉換電路的輸入端相連，信號模數轉換電路的輸出端與用于對轉換后的數字信號進行甄別探測和計數的信號處理電路40的輸入端相連，信號處理電路40的輸出端與數字信號輸出電路的輸入端相連。所述并行APD陣列由分立的多個Aro器件形成并行的陣列結構，或是由多個Aro芯片集成在同一個芯片上封裝成一個器件;所述并行APD陣列包含兩個控制輸入端和一個輸出端，其中直流偏置電壓信號輸入作為第一控制輸入端，交流門控偏置信號輸入作為第二控制輸入端，雪崩電信號輸出作為輸出端。
[0019]如圖2所示，所述并行Aro陣列驅動電路10由直流偏置電壓電路11、高速脈沖門控時序信號電路12以及多通道光開關13組成，所述信號探測電路20由多級低通濾波電路21和高速寬帶放大電路22組成，所述模數轉換電路采用高速比較電路30，所述信號處理電路40由數字信號甄別電路和計數器組成;所述直流偏置電壓電路11的輸出端與并行APD陣列的第一控制輸入端相連，所述高速脈沖門控時序信號電路12的輸出端與并行Aro陣列的第二控制輸入端相連，所述并行Aro陣列的輸出端與多通道光開關13的第一輸入端相連，高速脈沖門控時序信號電路12的輸出端還與多通道光開關13的第二輸入端相連，多通道光開關13的輸出端與多級低通濾波電路21的輸入端相連，多級低通濾波電路21的輸出端與高速寬帶放大電路22的輸入端相連，高速寬帶放大電路22的輸出端與高速比較電路30的輸入端相連，高速比較電路30的輸出端與數字信號甄別電路的輸入端相連，數字信號甄別電路的輸出端與計數器的輸入端相連，計數器的輸出端與數字信號輸出電路的輸入端相連。
[0020]如圖3所示，所述直流偏置電壓電路11包括芯片U3、M0S晶體管Tl、快速整流二極管D1、濾波電感L8、電阻R51?R57、電容C62?C64以及濾波電容C65?C70，所述芯片U3為PffM開關控制芯片UC3845，電阻R53與電容C62并聯，且該并聯端的兩端分別接芯片U3的1、2腳，芯片U3的2腳還分別與電阻R51、電阻R52的一端相連，芯片U3的4腳與電阻R54的一端相連，芯片U3的3腳通過電容C63接地，芯片U3的4腳通過電容C64接地，芯片U3的8腳通過濾波電容C65接地，芯片U3的7腳分別通過濾波電容C66、濾波電容C67接地，芯片U3的6腳通過電阻R56與MOS晶體管Tl的4腳相連，芯片U3的5腳通過電阻R57分別與MOS晶體管Tl的1、2、3腳相連，MOS晶體管Tl的5、6、7、8腳并聯后接濾波電感L8的一端相連，MOS晶體管Tl的5腳與快速整流二極管Dl的陽極相連，快速整流二極管DI的陰極分別通過濾波電容C69、濾波電容C70接地，快速整流二極管DI的陰極作為直流偏置電壓電路11的輸出端，與并行APD陣列的第一控制輸入端相連。
[0021]如圖4所示，所述高速脈沖門控時序信號電路12包括芯片U5、電阻R50、電源濾波電容〇56?059和信號耦合電容060?061，所述芯片1]5為12.56取寬帶功率放大器，其1腳通過并聯的電源濾波電容C56、C59接地;其3腳通過并聯的電源濾波電容C57、C58接地;其7腳接地;其8腳分別與信號親合電容C60、電阻R50的一端相連，信號親合電容C60的另一端接外部提供的高頻信號源信號，電阻R50的另一端接地，芯片U5的9腳與信號耦合電容C61的一端相連，信號耦合電容C61的另一端作為高速脈沖門控時序信號電路12的輸出端，分別與并行AH)陣列的第二控制輸入端以及多通道光開關13的第二輸入端相連。
[0022]如圖5所示，所述多通道光開關13包括芯片U4、有源晶振Y40、濾波電感L6?L7、電源濾波電容C40?C55和電阻R40?R45，所述芯片U4采用型號為EP1C6T144C8N的可編程FPGA控制器，芯片U4包括芯片U4A和芯片U4B兩部分，芯片U4A的10腳通過電阻R40接有源晶振Y40的3腳，有源晶振Y40的2腳接地，有源晶振Y40的4腳分別與電阻R44、電源濾波電容C55的一端相連，電源濾波電容C55的另一端接地，電源濾波電容C40、C42、C44三者并聯，且其一并聯端分別接芯片U4A的8腳、濾波電感L6的一端，濾波電感L6的另一端接電源濾波電容C46的一端，電源濾波電容C46的另一端接地;電源濾波電容C41、C43、C45三者并聯，且其一并聯端分別接芯片U4A的29腳、濾波電感L7的一端，濾波電感L7的另一端接電源濾波電容C47的一端， 電源濾波電容C47的另一端接地；電源濾波電容C52、C53、C54三者并聯，該并聯端的一端接芯片U4B的81腳，另一端接地；芯片U4B的73腳作為多通道光開關13的第一輸入端，與并行 AH)陣列的輸出端相連，芯片U4B的105腳作為多通道光開關13的第二輸入端，與高速脈沖門控時序信號電路12的輸出端相連，芯片U4B的61、62、67?72腳作為多通道光開關13的輸出端，與多級低通濾波電路21的輸入端相連。[〇〇23] 如圖6所示，所述多級低通濾波電路21包括15級LC無源微波低通濾波器LPF1? LPF2、電阻R1、電感L1以及電容C1?C2,所述高速寬帶放大電路22包括芯片U1、電感L2?L3、 電阻R2?R3以及電容C3?C19,所述芯片U1采用可調增益寬帶放大器ADL5330,其1腳分別與電容C19、C3的一端相連，電容C19、C3的另一端接地;其24腳分別與電阻R2、R3的一端相連， 電阻R3的另一端接地;其16腳分別與電感L2、電容C17的一端相連，電容C17的另一端作為高速寬帶放大電路22的輸出端，接高速比較電路30的輸入端，電容C11、C12并聯，電感L2的另一端分別與電感L3、電容Cl 1、C12的一端并聯端相連，電容Cl 1、C12的另一端并聯端接地;其 15腳分別與電感L3、電容C18的一端相連，電容C18的另一端接地;所述15級LC無源微波低通濾波器LPF1的輸入端與電容C2的一端相連，電容C2的另一端與電感L1的一端相連，作為多級低通濾波電路21的輸入端，與多通道光開關13的輸出端相連，電感L1的另一端依次通過電阻R1、電容C1接地，15級LC無源微波低通濾波器LPF1的輸出端與15級LC無源微波低通濾波器LPF2的輸入端相連，15級LC無源微波低通濾波器LPF2的輸出端依次通過電容C4、電容 C6接芯片U1的3腳。[〇〇24] 如圖7所示，所述高速比較電路30包括芯片U2、電感L4、電阻R5?R11以及電容C21 ?C31，所述芯片U2采用高速比較器ADCMP573，其2腳作為高速比較電路30的輸入端，分別與電阻R5的一端、高速寬帶放大電路22的輸出端相連，電阻R5的另一端接地;其3腳分別與電感L4、電容C22的一端相連，電感L4通過電容C21接地，電容C22的另一端接地;其11腳作為高速比較電路30的輸出端，與數字信號甄別電路的輸入端相連。
[0025]以下結合圖1至7對本實用新型作進一步的說明。
[0026]本實用新型使用并行APD陣列將單光子信號轉換成雪崩電信號，利用直流偏置電壓電路11使并行APD陣列工作于蓋革模式，利用高速脈沖門控時序信號電路12以及多通道光開關13實現并行APD陣列的通道時序切換功能，并行APD陣列輸出的雪崩電信號，經過信號探測電路20的低通濾波和寬帶放大處理后，由信號模數轉換電路轉換成數字信號，再由信號處理電路40進行甄別探測和計數，最后輸出各種類型的數字信號。使用并行AH)陣列結構的紅外單光子探測系統可以有效克服后脈沖效應，提高單光子探測的工作頻率和重復計數率。[〇〇27]并行APD陣列中的N個APD器件都工作于高增益的雪崩狀態即蓋革模式下，直流偏置電壓電路11提供直流反向偏置電壓給并行APD陣列，高速脈沖門控時序信號電路12提供高速而抖動較小的脈沖門控信號和通道時序切換信號給并行Aro陣列，使并行Aro陣列工作于門控信號下的蓋革模式，并實現通道時序切換功能，高速門脈沖時序信號電路提供N個高速的門脈沖信號，這N個門脈沖之間將相互依次有1/N個周期的相位差，多通道光開關13提供通道切換功能，將單光子信號從并行APD陣列中的一個通道切換到下一個通道，多通道光開關13由高速的電光調制器及現場可編程邏輯器件FPGA電路實現，通道數由AH)器件的數量N決定，具體工作原理是，當并行Aro陣列中第一個AH)器件探測完單光子信號后進入死時間，多通道光開關13將輸入信號從這個已不能響應的Aro器件即通道I切換至第二個處于待接收狀態的Aro器件即通道2進行接收，依次循環下去，當最后第N個Aro器件即通道N完成探測后，此時通道I的第一個Aro器件已經結束死時間進入待接收狀態，這樣通道就從第N通道切換至第一個通道，繼續進行探測，從而完成并行循環結構的探測系統。使用N個Aro器件構成的N通道進行探測，可以實現探測速率N倍的增長，其效率主要取決于光路切換速度和通道數N，每個APD要求的性能指標可以大大降低，使用現有的APD器件完全可以滿足GHz以上的高速單光子探測系統的要求，從而解決了減小死時間提高計數重復率與降低后脈沖幾率降低暗計數之間的矛盾。
[0028]直流偏置電壓電路11為并行Aro陣列提供直流高壓反偏信號，通常輸出電壓通過數字接口進行控制，輸出電壓范圍40?50V。
[0029]高速脈沖門控時序信號電路12提供高速脈沖門控信號和門控時序信號給并行APD陣列，使用高頻功率信號源和高頻功率放大器給并行Aro陣列提供脈沖門控信號，同時由脈沖門控信號N分頻產生N個高速的門控時序信號，這N個門控時序信號之間將相互依次有1/N個周期的相位差，作為通道切換的時序控制信號提供給并行Aro陣列，并同時作為同步參考信號提供給多通道光開關13。
[0030]多通道光開關13由高速的電光調制器及現場可編程邏輯器件FPGA電路實現，這里通道數N通常可取4、8、16、32等。多通道光開關13的時序信號由高速脈沖門控時序信號電路12輸出的同步參考信號所得，通過FPGA電路和電光調制器實現通道的切換功能。
[0031]多級低通濾波電路21為多級LC無源微波低通濾波器，截止頻率比高速脈沖門控信號的頻率約低10%，插入損耗小于6dB，帶外衰減大于80dB。高速寬帶放大電路22使用的高速寬帶放大器為帶寬10MHz?3GHz的反相放大器，增益大于30dB，最大輸出功率為lOdBm。
[0032]高速比較電路30使用高速比較器，用于比較雪崩信號，將經過信號探測電路20放大得到的電信號經過高速比較器比較后轉換成數字信號，其最高翻轉頻率5GHz，比較電平在-1OmV?-1V范圍內可調。
[0033]數字信號甄別電路使用高速甄別器，用于甄別雪崩信號，甄別電平數字連續可調；計數器使用200MHz以上的計數器對雪崩信號進行計數。
[0034]數字信號輸出電路則提供TTL、N頂等各種類型的數字信號輸出。
[0035]實施例一
[0036]并行Aro陣列由8個分立的InGaAs/InP APD器件組成，即通道數N取8。并行APD陣列中的Aro采用美國JDSU公司ETX40型號InGaAs/InP APD，帶寬最小1.6GHz，雪崩電壓46.2V。
[0037]高速脈沖門控時序信號電路12提供高速脈沖門控信號和門控時序信號給并行APD陣列，高頻功率信號源采用N5181A型號高頻信號源，使用5865型號的12.5GHz寬帶功率放大器將信號進行功率放大，提供脈沖門控信號給并行AH)陣列，輸出脈沖重復頻率1.6GHz，脈寬約310ps，輸出幅度6.2Vp-p。同時由脈沖門控信號進行N分頻產生N個高速的門控時序信號，這N個門控時序信號之間將相互依次有1/N個周期的相位差，由于通道數N為8,因此其提供給并行AH)陣列的門控時序信號是8個高速而抖動較小的門脈沖信號，這8個門脈沖信號之間將相互依次有1/8個周期的相位差，作為通道切換的時序控制信號提供給并行APD陣列，并同時作為同步參考信號提供給多通道光開關13。[〇〇38]多通道光開關13由高速的電光調制器及現場可編程邏輯器件FPGA電路實現，采用 LTA系列多通道高速電光調制器M360和型號為EP1C6T144C8N的FPGA器件及外圍電路完成， 多通道光開關13的時序信號由高速脈沖門控時序信號電路12輸出的同步參考信號所得，通過FPGA電路和電光調制器實現通道的切換功能。實驗中通道數N取8,因此多通道光開關13 提供8通道的光開關時序切換控制功能。[〇〇39] 信號探測電路20中多級低通濾波電路21為多級LC無源微波低通濾波器，取2X15 級LC無源微波低通濾波器，1 dB轉折頻率1.45GHz，插入損耗小于5dB，1.6GHz處衰減為 103dB〇
[0040]信號探測電路20中高速寬帶放大電路22使用的高速寬帶放大器為可調增益寬帶放大器ADL5330,帶寬10MHz-3GHz，60dB增益可調范圍，42dB@2.7GHz，最大輸出功率為5dBm。 [〇〇41]高速比較電路30使用高速比較器，將經過信號探測電路20放大得到的電信號經過高速比較器比較后轉換成數字信號，采用高速比較器ADCMP573,傳播延遲150ps，最小脈沖寬度80ps。[〇〇42]數字信號甄別電路使用高速甄別器甄別雪崩信號，采用型號為9307的甄別器，輸入脈沖的最小脈寬為400ps，甄別電平-200mV，最高翻轉頻率5GHz，甄別電平在-10mV?-1V 范圍內可調。其輸出TTL或NIM電平，脈沖寬度1 Ons。[〇〇43] 計數器型號為9308,對雪崩信號進行計數。
[0044]數字信號輸出電路則提供TTL、N頂等各種類型的數字信號輸出。[〇〇45]實例參數:使用1.6GHz的脈沖門控信號頻率進行測量，8通道的并行APD陣列結構的紅外單光子探測系統的重復頻率為1000MHz，探測探測效率為10.0%。[〇〇46]綜上所述，本實用新型使用分立的多個APD器件組成的并行APD陣列將單光子信號轉換成雪崩電信號，利用直流偏置電壓電路11使并行Aro陣列工作于蓋革模式，利用高速脈沖門控時序信號電路12以及多通道光開關13實現并行Aro陣列的通道時序切換功能，減小了 APD器件的死時間；并行Aro陣列結構的紅外單光子探測系統克服了探測器的后脈沖效應，有效提尚探測器的工作頻率和探測效率。
【主權項】
1.一種并行雪崩光電二極管陣列結構的紅外單光子探測系統，其特征在于:包括用于 驅動并行APD陣列的并行APD陣列驅動電路(10)，其輸出端與并行AH)陣列的控制輸入端相 連，并行Aro陣列的輸出端與用于將并行Aro陣列輸出的單光子信號轉換成雪崩電信號并將 該雪崩電信號提取出來的信號探測電路(20)的輸入端相連，信號探測電路(20)的輸出端與 用于將提取出來的雪崩電信號轉換成數字信號信號的模數轉換電路的輸入端相連，信號模 數轉換電路的輸出端與用于對轉換后的數字信號進行甄別探測和計數的信號處理電路 (40)的輸入端相連，信號處理電路(40)的輸出端與數字信號輸出電路的輸入端相連。2.根據權利要求1所述的并行雪崩光電二極管陣列結構的紅外單光子探測系統，其特 征在于:所述并行Aro陣列由分立的多個Aro器件形成并行的陣列結構，或是由多個Aro芯片 集成在同一個芯片上封裝成一個器件;所述并行APD陣列包含兩個控制輸入端和一個輸出 端，其中直流偏置電壓信號輸入作為第一控制輸入端，交流門控偏置信號輸入作為第二控 制輸入端，雪崩電信號輸出作為輸出端。3.根據權利要求1所述的并行雪崩光電二極管陣列結構的紅外單光子探測系統，其特 征在于:所述并行AH)陣列驅動電路(10)由直流偏置電壓電路(11)、高速脈沖門控時序信號 電路(12)以及多通道光開關(13)組成，所述信號探測電路(20)由多級低通濾波電路(21)和 高速寬帶放大電路(22)組成，所述模數轉換電路采用高速比較電路(30)，所述信號處理電 路(40)由數字信號甄別電路和計數器組成;所述直流偏置電壓電路(11)的輸出端與并行 AH)陣列的第一控制輸入端相連，所述高速脈沖門控時序信號電路(12)的輸出端與并行APD 陣列的第二控制輸入端相連，所述并行APD陣列的輸出端與多通道光開關(13)的第一輸入 端相連，高速脈沖門控時序信號電路(12)的輸出端還與多通道光開關(13)的第二輸入端相 連，多通道光開關(13)的輸出端與多級低通濾波電路(21)的輸入端相連，多級低通濾波電 路(21)的輸出端與高速寬帶放大電路(22)的輸入端相連，高速寬帶放大電路(22)的輸出端 與高速比較電路(30)的輸入端相連，高速比較電路(30)的輸出端與數字信號甄別電路的輸 入端相連，數字信號甄別電路的輸出端與計數器的輸入端相連，計數器的輸出端與數字信 號輸出電路的輸入端相連。4.根據權利要求3所述的并行雪崩光電二極管陣列結構的紅外單光子探測系統，其特 征在于:所述直流偏置電壓電路(11)包括芯片U3、MOS晶體管T1、快速整流二極管D1、濾波電 感L8、電阻R51?R57、電容C62?C64以及濾波電容C65?C70,所述芯片U3為PWM開關控制芯 片UC3845,電阻R53與電容C62并聯，且該并聯端的兩端分別接芯片U3的1、2腳，芯片U3的2腳 還分別與電阻R51、電阻R52的一端相連，芯片U3的4腳與電阻R54的一端相連，芯片U3的3腳 通過電容C63接地，芯片U3的4腳通過電容C64接地，芯片U3的8腳通過濾波電容C65接地，芯 片U3的7腳分別通過濾波電容C66、濾波電容C67接地，芯片U3的6腳通過電阻R56與MOS晶體 管T1的4腳相連，芯片U3的5腳通過電阻R57分別與MOS晶體管T1的1、2、3腳相連，MOS晶體管 T1的5、6、7、8腳并聯后接濾波電感L8的一端相連，MOS晶體管T1的5腳與快速整流二極管D1 的陽極相連，快速整流二極管D1的陰極分別通過濾波電容C69、濾波電容C70接地，快速整流 二極管D1的陰極作為直流偏置電壓電路(11)的輸出端，與并行APD陣列的第一控制輸入端 相連。5.根據權利要求3所述的并行雪崩光電二極管陣列結構的紅外單光子探測系統，其特 征在于:所述高速脈沖門控時序信號電路(12)包括芯片U5、電阻R50、電源濾波電容C56?C59和信號耦合電容C60?C61，所述芯片U5為12.5GHz寬帶功率放大器，其I腳通過并聯的電源濾波電容C56、C59接地;其3腳通過并聯的電源濾波電容C57、C58接地;其7腳接地;其8腳分別與信號親合電容C60、電阻R50的一端相連，信號親合電容C60的另一端接外部提供的高頻信號源信號，電阻R50的另一端接地，芯片U5的9腳與信號親合電容C61的一端相連，信號親合電容C61的另一端作為高速脈沖門控時序信號電路(12)的輸出端，分別與并行APD陣列的第二控制輸入端以及多通道光開關(13)的第二輸入端相連。6.根據權利要求3所述的并行雪崩光電二極管陣列結構的紅外單光子探測系統，其特征在于:所述多通道光開關(I 3)包括芯片U4、有源晶振Y40、濾波電感L6?L7、電源濾波電容C40?C55和電阻R40?R45，所述芯片U4采用型號為EP1C6T144C8N的可編程FPGA控制器，芯片U4包括芯片U4A和芯片U4B兩部分，芯片U4A的10腳通過電阻R40接有源晶振Y40的3腳，有源晶振Y40的2腳接地，有源晶振Y40的4腳分別與電阻R44、電源濾波電容C55的一端相連，電源濾波電容C55的另一端接地，電源濾波電容C40、C42、C44三者并聯，且其一并聯端分別接芯片U4A的8腳、濾波電感L6的一端，濾波電感L6的另一端接電源濾波電容C46的一端，電源濾波電容C46的另一端接地；電源濾波電容C41、C43、C45三者并聯，且其一并聯端分別接芯片U4A的29腳、濾波電感L7的一端，濾波電感L7的另一端接電源濾波電容C47的一端，電源濾波電容C47的另一端接地；電源濾波電容C52、C53、C54三者并聯，該并聯端的一端接芯片U4B的81腳，另一端接地;芯片U4B的73腳作為多通道光開關(13)的第一輸入端，與并行AH)陣列的輸出端相連，芯片U4B的105腳作為多通道光開關(13)的第二輸入端，與高速脈沖門控時序信號電路(12)的輸出端相連，芯片U4B的61、62、67?72腳作為多通道光開關(13)的輸出端，與多級低通濾波電路(21)的輸入端相連。7.根據權利要求3所述的并行雪崩光電二極管陣列結構的紅外單光子探測系統，其特征在于:所述多級低通濾波電路(21)包括15級LC無源微波低通濾波器LPFl?LPF2、電阻R1、電感LI以及電容Cl?C2，所述高速寬帶放大電路(22)包括芯片Ul、電感L2?L3、電阻R2?R3以及電容C3?C19，所述芯片Ul采用可調增益寬帶放大器ADL5330，其I腳分別與電容C19、C3的一端相連，電容C19、C3的另一端接地;其24腳分別與電阻R2、R3的一端相連，電阻R3的另一端接地;其16腳分別與電感L2、電容C17的一端相連，電容C17的另一端作為高速寬帶放大電路(22)的輸出端，接高速比較電路(30)的輸入端，電容Cl 1、Cl2并聯，電感L2的另一端分別與電感L3、電容C11、C12的一端并聯端相連，電容C11、C12的另一端并聯端接地;其15腳分別與電感L3、電容C18的一端相連，電容C18的另一端接地;所述15級LC無源微波低通濾波器LPFI的輸入端與電容C2的一端相連，電容C2的另一端與電感LI的一端相連，作為多級低通濾波電路(21)的輸入端，與多通道光開關(13)的輸出端相連，電感LI的另一端依次通過電阻R1、電容Cl接地，15級LC無源微波低通濾波器LPFl的輸出端與15級LC無源微波低通濾波器LPF2的輸入端相連，15級LC無源微波低通濾波器LPF2的輸出端依次通過電容C4、電容C6接芯片Ul的3腳。8.根據權利要求3所述的并行雪崩光電二極管陣列結構的紅外單光子探測系統，其特征在于:所述高速比較電路(30)包括芯片U2、電感L4、電阻R5?Rll以及電容C21?C31，所述芯片U2采用高速比較器ADCMP573，其2腳作為高速比較電路(30)的輸入端，分別與電阻R5的一端、高速寬帶放大電路(22)的輸出端相連，電阻R5的另一端接地;其3腳分別與電感L4、電容C22的一端相連，電感L4通過電容C21接地，電容C22的另一端接地;其11腳作為高速比較電路(30)的輸出端，與數字信號甄別電路的輸入端相連。
【文檔編號】G01J5/22GK205642637SQ201620334635
【公開日】2016年10月12日
【申請日】2016年4月20日
【發明人】徐軍, 何德勇, 易波
【申請人】中國科學技術大學