一種半導體芯片測試針架的制作方法
【技術領域】
[0001]本實用新型涉及半導體和電子連接器技術領域，具體地是涉及一種半導體芯片測試針架。
【背景技術】
[0002]在半導體制造行業中，半導體芯片需進行電性能測試，以檢驗芯片是否滿足電氣性能的要求。在芯片測試過程中電流和信號需通過電子連接件實現芯片和測試線路板之間連接與傳輸，芯片測試機架是整個測試系統中不可缺少的一種連接測試裝置，傳統的芯片測試針架包括用高強度復合絕緣材料制成的芯片定位板，針架主體，探針保持板及高導電金屬材料制作的彈簧探針。
[0003]近年來，隨著半導體芯片的核心運算速度越來越快，要求芯片測試針架能滿足高頻測試的要求，例如大于50千兆赫茲的信號芯片的測試。解決高速芯片測試的方案之一是采用同軸結構的可控電抗芯片測試架，它包括芯片定位板、接地銅塊、探針上保持板、探針下保持板、彈簧探針。彈簧探針的外徑和銅塊的針孔內徑之間保持特定比例，從而保證輸入輸出的電抗相匹配以減少高頻電信號在傳輸過程中的損耗。但信號傳輸的信號探針不能接觸接地銅塊以避免電信號短路。因此探針的上下定位板必須采用非導電的復合塑料材料以固定信號探針的位置以避免短路，但由于采用絕緣材料，探針上下定位板形成了非同軸結構，從而產生電抗的不匹配，導致電信號在傳輸過程中大量損耗，尤其在超高頻信號傳輸中。因此，這種同軸結構的測試針架只能應用于?20千兆赫茲的芯片測試。
[0004]因此，本實用新型的發明人亟需構思一種新技術以改善其問題。
【實用新型內容】
[0005]本實用新型旨在提供一種半導體芯片測試針架，其可以使信號傳輸探針的芯片接觸點及測試線路板接觸點之間保持同軸結構，以改善芯片測試針架在測試過程中的電性能損耗從而保證超高頻(如50千兆赫茲)的芯片的測試。
[0006]為解決上述技術問題，本實用新型的技術方案是:
[0007]—種半導體芯片測試針架，包括針架主體、一個或者多個信號傳輸探針、探針托板、上絕緣電抗控制圈、絕緣電抗控制圈，其中所述針架主體、所述探針托板均為金屬材質，并在該金屬材質的表面設置有絕緣層。
[0008]所述針架主體、所述探針托板上均設置有至少一個用于固定所述信號傳輸探針的信號針穴，在所述針架主體的信號針穴上部和探針托板的信號針穴下部之間設有絕緣電抗控制圈，所述絕緣電抗控制圈包括上絕緣電抗控制圈和下絕緣電抗控制圈，所述上絕緣電抗控制圈固化在針架主體的上端，所述的下絕緣電抗控制圈固化在探針托板的下端。
[0009]優選的，所述上絕緣電抗控制圈采用電阻率>10n歐姆的絕緣材料固定在針架主體的信號針穴內表面。
[0010]優選的，所述下絕緣電抗控制圈采用電阻率>10n歐姆的絕緣有機塑料材料固定在探針托板的信號針穴內表面。采用上述技術方案，本實用新型至少包括如下有益效果:
[0011]本實用新型所述的半導體芯片測試針架，信號傳輸探針上頭部與芯片引腳相接觸，在高頻芯片測試中要求信號傳輸探針與信號針穴結構尺寸相配合以控制電抗在一定的值(如50歐姆，45歐姆等)。金屬的針架主體和探針托板均與電接地點相連。信號傳輸探針置于信號針穴內需機械的定位以避免滑出和偏離孔中心。下絕緣電抗控制圈固化在探針托板的信號針穴內。。具有保持信號傳輸探針位置和控制該部位的電抗的功能。由于信號傳輸探針的外徑和信號針穴的內徑滿足一定的比例，整個針架從芯片引腳接觸點至信號傳輸探針下接觸點均具有可控的電抗。同時與對應的輸入信號電抗相匹配，大大改善了芯片測試針架的在測試過程中的電損耗，從而提高了芯片測試針架整體的電性能，以滿足芯片運行速度在50千兆赫茲以上的測試要求。
【附圖說明】
[0012]圖1為本實用新型所述的半導體芯片測試針架的結構示意圖。
[0013]其中:1芯片、2.針架主體、3.信號傳輸探針、4.探針托板、5.下絕緣電抗控制圈、6.上絕緣電抗控制圈。
【具體實施方式】
[0014]下面結合附圖和實施例對本實用新型進一步說明。
[0015]如圖1所示，為符合本實用新型的一種半導體芯片測試針架，包括針架主體2、一個或者多個信號傳輸探針3 (本實施例優選為2個作為說明)、探針托板4、絕緣電抗控制圈、半導體芯片定位板(附圖中略去)，其中所述針架主體2、所述探針托板4均為金屬材質，并在該金屬材質的表面設置有絕緣層。半導體芯片定位板上用于固定芯片1，針架主體2下方設有測試線路板，由于測試線路板不是本實施例的創新點，且本領域技術人員應當知曉，故未在附圖中體現，請本領域技術人員知悉。
[0016]所述針架主體2、所述探針托板4上均設置有至少一個用于固定所述信號傳輸探針3的信號針穴，在所述針架主體2的信號針穴上部和探針托板4的信號針穴下部之間設有絕緣電抗控制圈，所述絕緣電抗控制圈包括上絕緣電抗控制圈6和下絕緣電抗控制圈5，所述上絕緣電抗控制圈6固化在針架主體2的上端，所述的下絕緣電抗控制圈5固化在探針托板4的下端。所述上絕緣電抗控制圈6可以避免信號傳輸探針3與芯片引腳接觸產生的顆粒雜物掉入信號針穴中；控制該部位的電抗；給信號傳輸探針3定位以確保信號傳輸探針3在中心位置。本領域技術人員可以根據實際的使用需求調整和選擇，本實施例對此不做限定。
[0017]優選的，所述信號傳輸探針3包括套筒、上絕緣定位圈、下絕緣定位圈，從上而下設置在套筒內的上測試針體、彈簧和下測試針體；
[0018]在所述信號傳輸探針3的套筒上設置第一凹槽，所述上絕緣定位圈設置在所述第一凹槽內；
[0019]在所述信號傳輸探針3的套筒上設置第二凹槽，所述下絕緣定位圈設置在所述第二凹槽內。
[0020]優選的，所述上絕緣電抗控制圈6采用電阻率>10n歐姆的絕緣材料固定在針架主體2的信號針穴內表面。
[0021]優選的，所述下絕緣電抗控制圈5采用電阻率>10n歐姆的絕緣有機塑料材料固定在探針托板4的信號針穴內表面。其可以根據芯片的具體測試方法選用，本實施例對此不做限定。
[0022]優選的，所述針架主體2和所述探針托板4上均設有接地針穴，所述接地針穴內表面不設置絕緣層，以保持接地探針與所述針架主體2和所述探針托板4的金屬基體的良好電接觸。
[0023]本實施例的工作原理在于:信號傳輸探針3上頭部與芯片引腳相接觸，在高頻芯片測試中要求信號傳輸探針3與信號針穴結構尺寸相配合以控制電抗在一定的值(如50歐姆，45歐姆等)。金屬的針架主體2和探針托板4均與電接地點相連。信號傳輸探針3置于信號針穴內需機械的定位以避免滑出和偏離孔中心。下絕緣電抗控制圈5固化在探針托板4的信號針穴內。具有保持信號傳輸探針3位置和控制該部位的電抗的功能。由于信號傳輸探針3的外徑和信號針穴的內徑滿足一定的比例，整個針架從芯片引腳接觸點至信號傳輸探針3下接觸點均具有可控的電抗。同時與對應的輸入信號電抗相匹配，大大改善了芯片測試針架的在測試過程中的電損耗，從而提高了芯片測試針架整體的電性能，以滿足芯片運行速度在50千兆赫茲以上的測試要求。
[0024]本實施例所述的一種半導體芯片測試針架，因為其芯片測試針架采用金屬導電體加絕緣層的結構，金屬材料作為接地從而使信號傳輸探針3的芯片接觸點及測試線路板接觸點之間保持同軸結構，以改善芯片測試針架在測試過程中的電性能保證超高頻(如50千兆赫茲)的芯片的測試。
[0025]以上對本實用新型的一個實施例進行了詳細說明，但所述內容僅為本實用新型創造的較佳實施例，不能被認為用于限定本實用新型的實施范圍。凡依本實用新型申請范圍所作的任何等同變化，均應仍處于本實用新型的專利涵蓋范圍之內。
【主權項】
1.一種半導體芯片測試針架，其特征在于:包括針架主體、一個或者多個信號傳輸探針、探針托板、上絕緣電抗控制圈、絕緣電抗控制圈，其中所述針架主體、所述探針托板均為金屬材質，并在該金屬材質的表面設置有絕緣層； 所述針架主體、所述探針托板上均設置有至少一個用于固定所述信號傳輸探針的信號針穴，在所述針架主體的信號針穴上部和探針托板的信號針穴下部之間設有絕緣電抗控制圈，所述絕緣電抗控制圈包括上絕緣電抗控制圈和下絕緣電抗控制圈，所述上絕緣電抗控制圈固化在針架主體的上端，所述的下絕緣電抗控制圈固化在探針托板的下端。2.如權利要求1所述的半導體芯片測試針架，其特征在于:所述上絕緣電抗控制圈采用電阻率>10n歐姆的絕緣材料固定在針架主體的信號針穴內表面。3.如權利要求1或2所述的半導體芯片測試針架，其特征在于:所述下絕緣電抗控制圈采用電阻率>10n歐姆的絕緣有機塑料材料固定在探針托板的信號針穴內表面。
【專利摘要】本實用新型公開了一種半導體芯片測試針架，包括針架主體、一個或者多個信號傳輸探針、探針托板、上絕緣電抗控制圈、絕緣電抗控制圈，其中針架主體、探針托板均為金屬材質，并在該金屬材質的表面設置有絕緣層；針架主體、探針托板上均設置有至少一個用于固定信號傳輸探針的信號針穴，在針架主體的信號針穴上部和探針托板的信號針穴下部之間設有絕緣電抗控制圈，絕緣電抗控制圈包括上絕緣電抗控制圈和下絕緣電抗控制圈，上絕緣電抗控制圈固化在針架主體的上端，下絕緣電抗控制圈固化在探針托板的下端。本實用新型使信號傳輸探針的芯片接觸點及測試線路板接觸點之間保持同軸結構，以改善其在測試過程中的電性能的損耗從而保證超高頻的芯片的測試。
【IPC分類】G01R1/073, G01R31/26
【公開號】CN204925183
【申請號】CN201520668635
【發明人】劉德先, 周家春
【申請人】安拓銳高新測試技術（蘇州）有限公司
【公開日】2015年12月30日
【申請日】2015年8月31日