一種雷達回波信號接收系統的制作方法
【技術領域】
[0001]本實用新型涉及一種通信系統，更具體地說涉及一種雷達回波信號接收系統。
【背景技術】
[0002]對雷達回波的信號進行處理檢測過程中，往往需要對接收機的中視頻信號進行數據采集，而對中頻信號的采集尤為關鍵，是數據采集的難點。有的雷達中頻頻率很高，而且是雙通道工作，有時需要對兩個通道同時采樣，有時有要求對兩個通道交替采樣，這對數據采集系統提出了很高的要求。
【發明內容】
[0003]本實用新型主要解決的技術問題是:提供一種雷達回波信號接收系統，主要完成中頻信號的接收，既可以對兩路信號同步接收，也可以對一路信號進行采集，從而優化了系統資源的利用。
[0004]為解決上述技術問題，本實用新型涉及一種通信系統，更具體地說涉及一種雷達回波信號接收系統，包括觸發器、緩沖器、信號調理電路、A/D轉換模塊、時鐘模塊、FPGA、SDRAM、EEPROM、總線控制芯片、CPCI總線和CPCI總線工控機，主要完成中頻信號的接收，既可以對兩路信號同步接收，也可以對一路信號進行采集，從而優化了系統資源的利用。
[0005]觸發器與緩沖器相連，用于接收上升沿觸發信號后輸出脈沖信號給FPGA。緩沖器作為輸入信號的緩沖區，可以暫存觸發器傳輸的信號供FPGA調用。FPGA即現場可編程門陣列，可完成整個系統的邏輯控制，內部嵌有32位的微處理器IP核MicroBlaze。信號調理電路與A/D轉換模塊相連，作為外部信號采集的最前端，外部信號經信號調理電路處理后，將信號控制在A/D轉換模塊可以處理的范圍內，A/D轉換模塊將模擬信號轉換為數字信號并傳輸至FPGA。時鐘模塊可以為FPGA和A/D轉換模塊提供時鐘信號。SDRAM和EEPROM用于存放FPGA上的數據，EEPROM在掉電后也不會丟失數據，提高了數據應用的安全性。總線控制芯片選用PLX公司的PCI9656總線控制芯片，作為橋接芯片，在PCI總線和本地總線之間傳輸數據。利用CPCI總線可以完成采集控制命令的下發和采集數據上傳的功能。通過通道選擇，利用CPCI總線控制器，可完成1、Q兩路信號的同步采集，也可以對一路信號交替采集。
[0006]作為本技術方案的進一步優化，本實用新型一種雷達回波信號接收系統所述的信號調理電路內含兩片信號調理器，并選用TI公司的THS4509放大器作為信號調理器。
[0007]作為本技術方案的進一步優化，本實用新型一種雷達回波信號接收系統所述的A/D轉換模塊有兩個，都選用AD公司的AD9211型號。
[0008]本實用新型一種雷達回波信號接收系統的有益效果為:
[0009]a.可以完成雷達回波信號的采集、傳輸、存儲功能；
[0010]b.既可以對雙路信號進行采集，也可以對單路信號進行采集。
【附圖說明】
[0011]圖1為本實用新型一種雷達回波信號接收系統的系統框圖。
[0012]圖2為信號調理和A/D轉換模塊連接框圖。
【具體實施方式】
[0013]在圖1、2中，本實用新型涉及一種通信系統，更具體地說涉及一種雷達回波信號接收系統，包括觸發器、緩沖器、信號調理電路、A/D轉換模塊、時鐘模塊、FPGA、SDRAM、EEPROM、總線控制芯片、CPCI總線和CPCI總線工控機，主要完成中頻信號的接收，既可以對兩路信號同步接收，也可以對一路信號進行采集，從而優化了系統資源的利用。
[0014]觸發器與緩沖器相連，用于接收上升沿觸發信號后輸出脈沖信號給FPGA。緩沖器作為輸入信號的緩沖區，可以暫存觸發器傳輸的信號供FPGA調用。本系統數據傳輸和時鐘傳輸不同步，先是數據有效，然后時鐘有效，觸發器可以在時鐘有效時動作。觸發器可以在兩種狀態下工作，在接收輸入脈沖前一直保持狀態不變，在收到高電平輸入脈沖后狀態改變并向FPGA內的MicroBlaze處理器傳遞信號，從而控制處理器工作狀態改變。觸發器內還可以存儲I字節的數據。緩沖器可以暫存觸發器傳輸過來的數據，還可以彌補觸發器和處理期間由于溫度和時間的不同所造成的誤差，從而提高系統的實時性和控制精度。
[0015]FPGA即現場可編程門陣列，可完成整個系統的邏輯控制，內部嵌有32位的微處理器IP核MicroBlaze。信號調理電路與A/D轉換模塊相連，作為外部信號采集的最前端，夕卜部信號經信號調理電路處理后，將信號控制在A/D轉換模塊可以處理的范圍內，A/D轉換模塊將模擬信號轉換為數字信號并傳輸至FPGA。時鐘模塊可以為FPGA和A/D轉換模塊提供時鐘信號。通過通道選擇，利用CPCI總線控制器，可完成1、Q兩路信號的同步采集，也可以對一路信號交替采集。信號調理電路中選用兩片TI公司的THS4509放大器作為信號調理器，使得調理電路具有很好的寬帶特性。A/D轉換模塊都選用AD公司的AD9211型號。對兩路信號進行采集時，時鐘模塊輸出給兩路A/D轉換模塊的時鐘配置為同相時鐘，對一路信號進行交叉采樣時，兩路A/D轉換模塊時鐘相差180度。CPCI總線控制器是一種64位總線工控機平臺，在對I路模擬信號和Q路模擬信號進行同步處理時，采樣速率最高達300MS/S。也可通過邏輯控制對單路信號進行等效采樣，等效采樣速率可達600MS/S。
[0016]SDRAM和EEPROM用于存放FPGA上的數據，EEPROM在掉電后也不會丟失數據，提高了數據應用的安全性。SDRAM共有4片，并分為兩路，每路兩片SDRAM之間采用地址控制線共用、數據線擴展的方式構成32位數據總線，SDRAM選用美光公司的MT4764M16-3，4片MT4764M16-3總容量可達4Gbit。MicroBlaze控制A/D轉換模塊進行數據采集與存儲時，首先數據存儲于I路SRAM存儲器，當I路SRAM存儲器數據存滿后會轉存至Q路SRAM存儲器。
[0017]總線控制芯片選用PLX公司的PCI9656總線控制芯片，作為橋接芯片，在PCI總線和本地總線之間傳輸數據，當主控設備發起對本地總線的訪問，PCI9656作為本地總線的主設備，請求占用本地總線完成數據傳輸功能。利用CPCI總線可以完成采集控制命令的下發和采集數據上傳的功能。
[0018]當然上述說明并非對本實用新型的限制，本實用新型也不僅限于上述舉例，本技術領域的普通技術人員在本實用新型的實質范圍內所做出的變化、改型、添加或替換，也屬于本實用新型的保護范圍。
【主權項】
1.一種雷達回波信號接收系統，包括觸發器、緩沖器、信號調理電路、A/D轉換模塊、時鐘模塊、FPGA、SDRAM、EEPROM、總線控制芯片、CPCI總線和CPCI總線工控機，其特征在于:觸發器與緩沖器相連，用于接收上升沿觸發信號后輸出脈沖信號給FPGA ;緩沖器作為輸入信號的緩沖區，可以暫存觸發器傳輸的信號供FPGA調用；FPGA即現場可編程門陣列，可完成整個系統的邏輯控制，內部嵌有32位的微處理器IP核MicroBlaze ;信號調理電路與A/D轉換模塊相連，作為外部信號采集的最前端，外部信號經信號調理電路處理后，將信號控制在A/D轉換模塊可以處理的范圍內，A/D轉換模塊將模擬信號轉換為數字信號并傳輸至FPGA ;時鐘模塊可以為FPGA和A/D轉換模塊提供時鐘信號；SDRAM和EEPROM用于存放FPGA上的數據；總線控制芯片選用PLX公司的PCI9656總線控制芯片，作為橋接芯片，在PCI總線和本地總線之間傳輸數據；利用CPCI總線可以完成采集控制命令的下發和采集數據上傳的功能；通過通道選擇，利用CPCI總線控制器，可完成1、Q兩路信號的同步采集，也可以對一路?目號交替米集。
2.根據權利要求1所述的一種雷達回波信號接收系統，其特征在于:所述信號調理電路內含兩片信號調理器，并選用TI公司的THS4509放大器作為信號調理器。
3.根據權利要求1所述的一種雷達回波信號接收系統，其特征在于:所述A/D轉換模塊有兩個，都選用AD公司的AD9211型號。
【專利摘要】本實用新型涉及一種通信系統，更具體地說涉及一種雷達回波信號接收系統，主要完成中頻信號的接收，既可以對兩路信號同步接收，也可以對一路信號進行采集，從而優化了系統資源的利用。觸發器與緩沖器相連，用于接收上升沿觸發信號后輸出脈沖信號給FPGA。緩沖器作為輸入信號的暫存區。FPGA可完成整個系統的邏輯控制。信號調理電路與A/D轉換模塊相連，外部信號經信號調理電路處理后，將信號控制在A/D轉換模塊可以處理的范圍內。總線控制芯片作為橋接芯片，在PCI總線和本地總線之間傳輸數據。利用CPCI總線可以完成采集控制命令的下發和采集數據上傳的功能。通過通道選擇，利用CPCI總線控制器，可完成I、Q兩路信號的同步采集，也可以對一路信號交替采集。
【IPC分類】G01S7-292
【公開號】CN204331024
【申請號】CN201520043821
【發明人】宋強, 劉凌霞
【申請人】宋強
【公開日】2015年5月13日
【申請日】2015年1月21日