一種基于fpga激光測速儀的信號處理系統及方法
【專利摘要】本發明提供一種基于FPGA激光測速儀的信號處理系統及方法，包括降壓偏置模塊、AD采樣模塊、USB通信模塊、PC機接收模塊、LCD顯示模塊、FPGA控制模塊和電源管理模塊；上電后由FPGA發出采樣時鐘給AD采樣模塊，FPGA接收到AD采樣的數據后，對數據進行實時處理，處理結果通過USB通信模塊傳輸至PC機接收模塊存儲，同時由LCD顯示模塊顯示。本發明省去了數據在兩個核心芯片之間的流動，能有效減少數據處理時間；減小數據暴露在外界的機會，增加數據的抗干擾能力；省去了大量儲存數據的時間，最大限度的減少了信號處理時間，減小了數據處理延時，提高了實時性；采用USB的傳輸方式，數據傳輸更加穩定。
【專利說明】
一種基于FPGA激光測速儀的信號處理系統及方法
技術領域
[0001]本發明屬于實時多普勒信號處理技術領域，尤其涉及一種基于FPGA激光測速儀的信號處理系統及方法。
【背景技術】
[0002]激光測速儀是利用激光源與目標的相對位移產生的多普勒頻移來探測目標的速度信息。激光測速儀相比傳統上聲波測速、微波測速，具有工作波長短，發散角小，精度高，線性度高，動態響應快等優點。當激光照在運動物體上，被運動物體散射回來的光線相對于入射光線在頻率上將會發生一個偏移量即多普勒頻移。此頻移攜帶有運動物體的速度信息，能否對此頻移進行準確，快速的測量，直接影響著激光測速儀的核心性能。數據處理電路是激光測速儀的核心部分，用于拾取信號，并分析多普勒頻移，從而解算出需要的速度信息。此電路是制約測速儀測量精度，測量范圍，測量穩定性、測量速度的重要因素，是限制激光測速儀技術發展的重要一環。激光測速儀在高動態環境下測量，測量數據往往具有突發性。先將數據存儲然后進行處理，能很好的解決這個問題。但是這會花大量的時間用在數據的存儲與提取上，信號處理的整體時間就會拉長。數據突發性與測量實時性就存在矛盾關系，這是激光測速儀信號處理電路存在的一個問題。測量精度是激光測速儀的一個重要指標。傳統上采用FPGA與DSP相結合的方式采集與處理數據，能夠很好地解決數據處理的精度問題。但是數據在FPGA與DSP之間的流動會耗費大量的時間，且增加數據暴露在外界的機會，數據可靠性下降。所以測量精度與測量時間、數據可靠性之間存在矛盾，這是激光測速儀信號處理電路存在的又一問題。速度測量范圍是激光測速儀的又一個重要指標。大的速度測量范圍，意味著信號處理器大的頻率測量范圍。大的頻率測量范圍意味著采樣頻率的提高，然而測量精度在一定意義下與采樣頻率是反比關系，于是測量范圍與測量精度又存在著一定的矛盾，這是激光測速儀信號處理電路需要解決的第三個問題。
[0003]傳統采用FPGA與DSP相結合的方式采集與處理數據，數據流動會耗費大量時間，數據可靠性下降，測量范圍較小。
【發明內容】
[0004]為了解決上述技術問題，本發明提供一種基于FPGA激光測速儀的信號處理系統及方法，旨在解決現有的基于FPGA激光測速儀的信號處理系統及方法數據流動會耗費大量時間、數據可靠性下降、測量范圍較小等問題。
[0005]—種基于FPGA激光測速儀的信號處理系統及方法，該基于FPGA激光測速儀的信號處理系統包括降壓偏置模塊、AD采樣模塊、USB通信模塊、PC機接收模塊、IXD顯示模塊、FPGA控制模塊和電源管理模塊，該系統上電后由FPGA發出采樣時鐘給所述AD采樣模塊，FPGA接收到AD采樣的數據后，對數據進行實時處理，處理結果通過所述USB通信模塊傳輸至所述PC機接收模塊存儲，同時由所述LCD顯示模塊顯示；
[0006]所述降壓偏置模塊由兩片運算放大器構成，用于對輸入的多普勒模擬信號進行降壓與偏執偏置，使信號電壓滿足AD轉換芯片的輸入范圍l-3v;采用模擬電子學的乘法器與加法器電路；
[0007]所述AD采樣模塊與所述降壓偏置模塊連接，由一片數模轉換芯片構成，對經過降壓后的模擬信號進行模數轉換，得到相應的數字信號給FPGA處理；由電容電阻簡單配置后，形成單端輸入模式，輸出12位的數字信號，最高采樣頻率為65M，電壓輸入范圍為1V-3V;
[0008]所述USB通信模塊，由一塊USB控制芯片組成，屏蔽復雜的USB通信協議，用戶只需要對芯片進行簡單的配置即可完成USB通信任務；
[0009]所述PC機接收模塊，與所述USB通信模塊連接，接收所述USB通信模塊傳輸的數據，進行校驗、儲存；
[0010]所述LCD顯示模塊，與所述PC機接收模塊連接，顯示所述PC機接收模塊接收的數據并進行輸出；
[0011]所述FPGA控制模塊，與所述AD采樣模塊和USB通信模塊連接，用于實現組合邏輯功能又可實現時序邏輯；
[0012]所述電源管理模塊，與所述PC機接收模塊、IXD顯示模塊和FPGA控制模塊連接，負責對上述模塊進行持續的電源供應，包括電源連接裝置、蓄電裝置和繼電保護裝置。
[0013]進一步，所述的降壓偏置模塊采用模擬電子學的乘法器與加法器電路，具體連接如下:電阻Rl連接運算放大器Ul的正極，電阻R2與電阻Rl并聯，與運算放大器Ul的輸出端連接，電阻R3連接放大器Ul的負極，運算放大器Ul的正極和負極之間并聯有兩個二極管，電阻R4與其中一個二極管串聯；電阻R3連接運算放大器U2的輸出端，電阻R5與電阻R3并聯，并連接運算放大器U2的負極，運算放大器U2的的正極連接GND端；電阻R6與電阻R5并聯；電阻R6與運算放大器U3的輸出端和負極連接，運算放大器U3的正極加+2V電壓;運算放大器U1、運算放大器U2和運算放大器U3都加載+5V的雙電源電阻Rl = 2K，電阻R2 = 2K，電阻R3 = 18K，電阻 R4 = 2K，電阻 R5 = 1K，電阻 R6 = 1K0
[0014]進一步，所述的IXD顯示模塊為可觸摸液晶顯示屏，其內部包括顯示面板、單元層、粘接層，所述單元層設置在所述顯示面板的外側，所述粘接層設置在所述顯示面板和所述單元層之間，其中，所述粘接層的粘接于所述顯示面板的粘接面的第一邊緣和所述粘接層的粘接于所述單元層的粘接面的第二邊緣沿粘接面方向相互移位。
[0015]進一步，所述的FPGA控制模塊包括:
[0016]采樣頻率產生模塊，輸入為頻率緩存模塊的反饋采樣頻率信號采樣頻率狀態量，輸出時鐘信號給AD采樣模塊；
[0017]窗函數模塊，通過14位的數字信號和采樣頻率狀態量與FFT模塊相連，輸入為所述AD采樣模塊生成的12位的數字信號，輸出為14位的經過截取的數字信號和反應此刻采樣頻率的狀態量，此狀態量將跟隨此運算周期的數據經過各模塊；
[0018]FFT模塊，輸入為窗函數截取的14位數字信號，輸出為信號的頻譜數據與運算、表明運算開始與結束時刻的運算狀態信息；
[0019]功率譜模塊，通過頻譜數據、FFT運算狀態信息和采樣頻率狀態量與FFT模塊相連，通過功率譜和采樣頻率狀態量與峰值序號模塊相連，用于輸入為FFT模塊的頻譜數據與運算、運算狀態信息，輸出為信號的功率譜數據；
[0020]中心序號峰值序號模塊，讀取FFT運算狀態信息與FFT模塊相連，輸出功率譜峰值序號和采樣頻率狀態量與系數模塊連接;輸入為功率譜模塊的功率譜數據與FFT模塊運算狀態信息，輸出為功率譜幅值最高處的中心峰值序號；
[0021]系數模塊，通過讀取FFT運算狀態信息與FFT模塊連接，輸出多普勒頻率與USB控制輸出模塊和頻率反饋模塊連接;輸入為功率譜中心序號峰值序號與FFT模塊的運算狀態信息，輸出為多普勒頻率；
[0022]USB控制模塊，輸入為系數模塊的多普勒頻率數據，輸出為USB控制信號;頻率反饋模塊，通過功率譜峰值序號連接峰值序號模塊，通過狀態信息與FFT模塊連接，輸出反饋采樣頻率信息采樣頻率狀態量與頻率緩存模塊連接;輸入為中心序號模塊的功率譜中心序號系數模塊的多普勒頻率與FFT模塊運算狀態信息，輸出為將要采取下一周期的采樣頻率信息狀態量;USB控制模塊包括:USB協議自適應模塊；
[0023]頻率緩存模塊，通過狀態信息與FFT模塊連接，輸出反饋采樣頻率與頻率產生模塊連接;輸入為FFT模塊運算狀態信息與頻率反饋模塊的反饋采樣頻率數據采樣頻率狀態量，輸出為緩存后的反饋采樣頻率狀態量。
[0024]進一步，所述的系數模塊中系數即為頻譜分辨率Af= fs/N，其中N是確定的，根據與峰值序號同時到達的采樣頻率狀態量，知道此周期峰值序號對應采樣頻率fs，根據此采樣頻率，系數模塊為功率譜峰值序號乘以相應的系數，得到多普勒頻率。
[0025]進一步，所述的電源連接裝置包括至少一個連接外部電源的電源輸入電路和至少一個連接負載的負載輸出電路。
[0026]進一步，所述的蓄電裝置包括連接蓄電池的蓄電池充放電電路。
[0027]進一步，所述的基于FPGA激光測速儀的信號處理方法包括以下步驟:
[0028]步驟一、根據反饋采樣頻率信息采樣頻率狀態量，產生相應頻率的時鐘，經過模數轉換生成數字信號；
[0029]步驟二、對數字信號進行加Hanning窗處理，并將12位的數字信號推高到14位，同時記錄此時的采樣頻率產生相應的采樣頻率狀態量；
[0030]步驟三、對數字信號進行實時的FFT變換，同時輸出運算的狀態信息，狀態信息包含每次FFT轉換的開始與結束信號，此開始與結束信息協調整個程序的運行，采樣頻率狀態量要延時；
[0031 ]步驟四、接收頻譜信息，根據FFT轉換的開始與結束狀態，連續產生每組頻譜相應的功率譜，該步驟結束后轉到步驟五；
[0032]步驟五、根據開始與結束信息，對每組功率譜進行運算，求得功率譜的中心序號峰值序號，將此信息傳遞；
[0033]步驟六、根據運算狀態信息開始與結束信息與采樣頻率狀態量，對每組功率譜中心序號峰值序號乘以相應的系數，得到多普勒頻率；
[0034]步驟七、控制USB通信電路，將多普勒頻率傳遞出去；
[0035]步驟八、通過LABVIEW程序接收、校驗、存儲、顯示多普勒信息；
[0036]步驟九、頻率反饋函數根據得到的FFT轉換的開始與結束信息，由反饋的功率譜中心序號決定下一組的數據采樣頻率，由提供的多普勒頻率決定下一運算周期的采樣頻率，輸出下一運算周期的采樣頻率狀態量；
[0037]步驟十、將反饋采樣頻率信息采樣頻率狀態量進行緩存，根據讀取的開始與結束信息，當一次組數據開始采集時，釋放反饋采樣頻率信息的采樣頻率狀態量，結束后轉到步驟一至此一次循環運算周期結束。
[0038]進一步，提供所述的基于FPGA激光測速儀的信號處理方法管材在線切割監控控制系統。
[0039]進一步，提供所述的基于FPGA激光測速儀的信號處理方法的電纜長度速度測量裝置。
[0040]進一步，提供所述的基于FPGA激光測速儀的信號處理方法的砂紙長度速度測量裝置。
[0041]進一步，所述電源管理模塊的動態電源管理的方法由動態電源管理框架實現，所述動態電源管理框架包括腳本層、虛擬文件接口層、設備動態電源管理策略層和設備驅動層；
[0042]所述腳本層提供用于對動態電源管理框架進行控制的腳本，通過腳本層所提供的腳本能啟動/關閉具體設備的動態電源管理，或者獲取設備電源管理的相關信息；
[0043]所述虛擬文件接口層提供與腳本命令相對應的接口，以供腳本調用，包括整個動態電源管理框架的虛擬文件接口以及各個電源管理設備的文件接口 ；
[0044]所述設備動態電源管理策略層提供各電源管理設備的策略接口，以供虛擬文件接口層調用；
[0045]所述設備驅動層提供與各電源管理設備動態電源管理相關的驅動；
[0046]所述電源管理策略具體如下:
[0047]I)用指數平均算法預測下一時間片[ti，t (i+Ι)]的CPU空閑時間tidle;
[0048]2)判斷tidle是否小于[t(i+l)_ti]*20%，如果是轉步驟3)，否則轉步驟4);
[0049]3)令down_skip = 0，將CPU頻率提高到最大頻率值，增大sampling_down_factor的值，轉步驟I);
[0050]4)down_skip++，判斷 down_ship 是否大于等于 sampling_down_f actor，如果是轉步驟5)，否則轉步驟I);
[0051]5)降低CPU頻率，在當前負載不變情況下，目標頻率應使得空閑時間能超過30%，減少sampling_down_factor 的值，轉步驟I);
[°°52] 其中，ti表示第i個時間片開始時刻，sampling_down_factor表示觸發頻率更改時的閾值，down_skip表示對閾值的計數值。
[0053]進一步，所述USB協議自適應模塊根據主機當前運行USB協議類型來報告USB設備類型，包括以下步驟:
[0054]①USB設備插入USB主機端口，該USB主機發送請求設備描述的命令，通過讀取USB設備模式寄存器來判斷所述USB主機當前運行的USB協議；
[0055]②無論USB設備是高速類型還是低速類型，如果所述USB主機當前運行的USB協議為低速USB協議類型時，設備描述符中報告所述USB設備為低速USB設備;如果所述USB主機當前運行的USB協議為高速USB協議類型時，設備描述符中報告所述USB設備為高速USB設備;
[0056]③所述USB主機發送分配設備地址的命令，所述USB設備接收該地址并設置該唯一地址；
[0057]④所述USB主機發送請求配置描述的命令，通過讀取所述USB設備模式寄存器來判斷所述USB主機當前運行的USB協議；
[0058]⑤如果所述USB主機當前運行的USB協議為低速USB協議類型時，描述符中包大小的字段內容為低速USB協議類型傳輸包的大小；如果所述USB主機當前運行的USB協議為高速USB協議類型時，描述符中包大小的字段內容為高速USB協議類型傳輸包的大小；
[0059]上述高速USB設備定義為:USB設備相對與其連接的USB主機類型為高；上述低速USB設備定義為:USB設備與其連接的USB主機類型相同；
[0060]當所述低速USB協議類型是USBl.1協議，高速USB協議類型是USB2.0協議時，步驟②相應為:
[0061 ] 無論USB設備是USBl.1設備還是USB2.0設備，如果所述USB主機當前運行的USB協議為USBl.1協議時，設備描述符中報告所述USB設備為USBl.1設備;如果所述USB主機當前運行的USB協議為USB2.0協議時，設備描述符中報告所述USB設備為USB2.0設備;步驟⑤相應為:
[0062]如果所述USB主機當前運行的USB協議為USBl.1協議時，描述符中包大小的字段內容為64B;如果所述USB主機當前運行的USB協議為USB2.0協議時，描述符中包大小的字段內容為512B。
[0063]進一步，所述模數轉換方法包括:
[0064]接收輸入電壓信號；
[0065]通過根據預設規則在第一工作狀態與第二工作狀態之間轉換來對所述輸入電壓信號進行調節，以產生調節后的電壓信號；當工作在所述第一工作狀態時，接收所述輸入電壓信號，并對所述輸入電壓信號進行采樣以產生輸出采樣信號；以及當根據所述預設規則轉換至所述第二工作狀態時，對所述采樣信號進行調節，以產生所述調節后的電壓信號；
[0066]對所述調節后的電壓信號進行緩存與保持；以及對緩存與保持后的所述調節后的電壓信號執行模數轉換；
[0067]從多個電壓信號中選擇單個電壓信號，以作為所述輸入電壓信號。
[0068]技術效果
[0069]相比較于以往技術，本發明完全通過FPGA實現數據采集和數據處理的功能，省去了數據在兩個核心芯片之間的流動，能有效減少數據處理時間；減小數據暴露在外界的機會，增加數據的抗干擾能力;本發明的程序采用流水線方式設計，從采集到最終完成傳輸，數據即刻產生即刻處理，幾乎沒有任何的停頓，省去了大量儲存數據的時間，最大限度的減少了信號處理時間，減小了數據處理延時，提高了實時性;本發明由輸出結果反饋來調整系統采樣與處理的頻率，已到達自適應不同頻段信號的效果，兼顧了測量精度與測量范圍；本發明采用USB的傳輸方式，數據傳輸更加穩定。本發明實現的基于半馬爾可夫過程的磁盤動態電源管理，在性能損失相同的情況下，相對于其他電源管理策略，能夠獲得更好的節能效果。本發明的技術效果在于:在沒有改變USB設備的使用性能前提下，高速USB設備和低速USB端口的主機連接時，高速USB設備將自身報告為低速的USB設備;高速USB設備和高速USB端口的主機連接時，高速USB設備將自身報告為高速的USB設備。
【附圖說明】
[0070]圖1是本發明實施例提供的基于FPGA激光測速儀的信號處理系統的結構示意圖；[0071 ]圖2是本發明實施例提供的LCD顯示模塊的結構示意圖；
[0072]圖3是本發明實施例提供的FPGA控制模塊的結構示意圖；
[0073]圖4是本發明實施例提供的電源管理模塊的結構示意圖；
[0074]圖5是本發明實施例提供的基于FPGA激光測速儀的信號處理方法的流程示意圖。
[0075]圖中:1、降壓偏置模塊;2、AD采樣模塊;3、USB通信模塊;4、PC機接收模塊;5、IXD顯示模塊;5-1、顯示面板;5-2、單元層;5-3、粘接層;6、FPGA控制模塊;6-1、采樣頻率產生模塊;6-2、窗函數模塊;6-3、FFT模塊;6-4、功率譜模塊;6_5、中心序號峰值序號模塊;6-6、系數模塊;6-7、USB控制模塊;6-8、頻率反饋模塊;6-9、頻率緩存模塊;6_10、頻率產生模塊;7、電源管理模塊;7-1、電源連接裝置;7-2、蓄電裝置;7-3、繼電保護裝置。
【具體實施方式】
[0076]為能進一步了解本發明的
【發明內容】
、特點及功效，茲例舉以下實施例，并配合附圖詳細說明如下。
[0077]請參閱附圖:
[0078]本發明提供一種基于FPGA激光測速儀的信號處理系統及方法，該基于FPGA激光測速儀的信號處理系統包括降壓偏置模塊1、AD采樣模塊2、USB通信模塊3、PC機接收模塊4、LCD顯示模塊5、FPGA控制模塊6和電源管理模塊7，該系統上電后由FPGA發出采樣時鐘給所述AD采樣模塊2，FPGA接收到AD采樣的數據后，對數據進行實時處理，處理結果通過所述USB通信模塊3傳輸至所述PC機接收模塊4存儲，同時由所述IXD顯示模塊5顯示；
[0079]所述降壓偏置模塊I由兩片運算放大器構成，用于對輸入的多普勒模擬信號進行降壓與偏執偏置，使信號電壓滿足AD轉換芯片的輸入范圍l-3v;采用模擬電子學的乘法器與加法器電路；
[0080]所述AD采樣模塊2與所述降壓偏置模塊I連接，由一片數模轉換芯片構成，對經過降壓后的模擬信號進行模數轉換，得到相應的數字信號給FPGA處理；由電容電阻簡單配置后，形成單端輸入模式，輸出12位的數字信號，最高采樣頻率為65M，電壓輸入范圍為1V-3V;
[0081]所述USB通信模塊3，由一塊USB控制芯片組成，屏蔽復雜的USB通信協議，用戶只需要對芯片進行簡單的配置即可完成USB通信任務；
[0082]所述PC機接收模塊4，與所述USB通信模塊3連接，接收所述USB通信模塊3傳輸的數據，進行校驗、儲存；
[0083]所述LCD顯示模塊5，與所述PC機接收模塊4連接，顯示所述PC機接收模塊4接收的數據并進行輸出；
[0084]所述FPGA控制模塊6，與所述AD采樣模塊2和USB通信模塊3連接，用于實現組合邏輯功能又可實現時序邏輯；
[0085]所述電源管理模塊7，與所述PC機接收模塊4、LCD顯示模塊5和FPGA控制模塊連接6，負責對上述模塊進行持續的電源供應，包括電源連接裝置7-1、蓄電裝置7-2和繼電保護裝置7-3。
[0086]進一步，所述的降壓偏置模塊I采用模擬電子學的乘法器與加法器電路，具體連接如下:電阻Rl連接運算放大器Ul的正極，電阻R2與電阻Rl并聯，與運算放大器Ul的輸出端連接，電阻R3連接放大器Ul的負極，運算放大器Ul的正極和負極之間并聯有兩個二極管，電阻R4與其中一個二極管串聯；電阻R3連接運算放大器U2的輸出端，電阻R5與電阻R3并聯，并連接運算放大器U2的負極，運算放大器U2的的正極連接GND端；電阻R6與電阻R5并聯；電阻R6與運算放大器U3的輸出端和負極連接，運算放大器U3的正極加+2V電壓;運算放大器U1、運算放大器U2和運算放大器U3都加載+5V的雙電源電阻Rl = 2K，電阻R2 = 2K，電阻R3 = 18K，電阻 R4 = 2K，電阻 R5 = 1K，電阻 R6 = 1K0
[0087]進一步，所述的LCD顯示模塊5為可觸摸液晶顯示屏，其內部包括顯示面板5-1、單元層5-2、粘接層5-3，所述單元層5-2設置在所述顯示面板5-1的外側，所述粘接層5_3設置在所述顯示面板5-1和所述單元層5-2之間，其中，所述粘接層5-3的粘接于所述顯示面板5-1的粘接面的第一邊緣和所述粘接層5-3的粘接于所述單元層5-2的粘接面的第二邊緣沿粘接面方向相互移位。
[0088]進一步，所述的FPGA控制模塊6包括:
[0089]采樣頻率產生模塊6-1，輸入為頻率緩存模塊的反饋采樣頻率信號采樣頻率狀態量，輸出時鐘信號給AD采樣模塊；
[0090]窗函數模塊6-2，通過14位的數字信號和采樣頻率狀態量與FFT模塊相連，輸入為所述AD采樣模塊生成的12位的數字信號，輸出為14位的經過截取的數字信號和反應此刻采樣頻率的狀態量，此狀態量將跟隨此運算周期的數據經過各模塊；
[0091]FFT模塊6-3，輸入為窗函數截取的14位數字信號，輸出為信號的頻譜數據與運算、表明運算開始與結束時刻的運算狀態信息；
[0092]功率譜模塊6-4，通過頻譜數據、FFT運算狀態信息和采樣頻率狀態量與FFT模塊相連，通過功率譜和采樣頻率狀態量與峰值序號模塊相連，用于輸入為FFT模塊的頻譜數據與運算、運算狀態信息，輸出為信號的功率譜數據；
[0093]中心序號峰值序號模塊6-5，讀取FFT運算狀態信息與FFT模塊相連，輸出功率譜峰值序號和采樣頻率狀態量與系數模塊連接;輸入為功率譜模塊的功率譜數據與FFT模塊運算狀態信息，輸出為功率譜幅值最高處的中心峰值序號；
[0094]系數模塊6-6，通過讀取FFT運算狀態信息與FFT模塊連接，輸出多普勒頻率與USB控制輸出模塊和頻率反饋模塊連接;輸入為功率譜中心序號峰值序號與FFT模塊的運算狀態信息，輸出為多普勒頻率；
[0095]USB控制模塊6-7，輸入為系數模塊的多普勒頻率數據，輸出為USB控制信號;USB控制模塊包括:USB協議自適應模塊；
[0096]頻率反饋模塊6-8，通過功率譜峰值序號連接峰值序號模塊，通過狀態信息與FFT模塊連接，輸出反饋采樣頻率信息采樣頻率狀態量與頻率緩存模塊連接;輸入為中心序號模塊的功率譜中心序號系數模塊的多普勒頻率與FFT模塊運算狀態信息，輸出為將要采取下一周期的采樣頻率信息狀態量；
[0097]頻率緩存模塊6-9，通過狀態信息與FFT模塊連接，輸出反饋采樣頻率與頻率產生模塊連接;輸入為FFT模塊運算狀態信息與頻率反饋模塊的反饋采樣頻率數據采樣頻率狀態量，輸出為緩存后的反饋采樣頻率狀態量。
[0098]進一步，所述的系數模塊6-6中系數即為頻譜分辨率Af= fs/N，其中N是確定的，根據與峰值序號同時到達的采樣頻率狀態量，知道此周期峰值序號對應采樣頻率f s，根據此采樣頻率，系數模塊為功率譜峰值序號乘以相應的系數，得到多普勒頻率。
[0099]進一步，所述的電源連接裝置7-1包括至少一個連接外部電源的電源輸入電路和至少一個連接負載的負載輸出電路。
[0100]進一步，所述的蓄電裝置7-2包括連接蓄電池的蓄電池充放電電路。
[0101]進一步，所述的基于FPGA激光測速儀的信號處理方法包括以下步驟:
[0102]S1、根據反饋采樣頻率信息采樣頻率狀態量，產生相應頻率的時鐘，經過模數轉換生成數字信號；
[0103]S2、對數字信號進行加Hanning窗處理，并將12位的數字信號推高到14位，同時記錄此時的采樣頻率產生相應的采樣頻率狀態量；
[0104]S3、對數字信號進行實時的FFT變換，同時輸出運算的狀態信息，狀態信息包含每次FFT轉換的開始與結束信號，此開始與結束信息協調整個程序的運行，采樣頻率狀態量要延時；
[0105]S4、接收頻譜信息，根據FFT轉換的開始與結束狀態，連續產生每組頻譜相應的功率譜，該步驟結束后轉到步驟五；
[0106]S5、根據開始與結束信息，對每組功率譜進行運算，求得功率譜的中心序號峰值序號，將此信息傳遞；
[0107]S6、根據運算狀態信息開始與結束信息與采樣頻率狀態量，對每組功率譜中心序號峰值序號乘以相應的系數，得到多普勒頻率；
[0108]S7、控制USB通信電路，將多普勒頻率傳遞出去；
[0109]S8、通過LABVIEW程序接收、校驗、存儲、顯示多普勒信息；
[0110]S9、頻率反饋函數根據得到的FFT轉換的開始與結束信息，由反饋的功率譜中心序號決定下一組的數據采樣頻率，由提供的多普勒頻率決定下一運算周期的采樣頻率，輸出下一運算周期的采樣頻率狀態量；
[0111]S10、將反饋采樣頻率信息采樣頻率狀態量進行緩存，根據讀取的開始與結束信息，當一次組數據開始采集時，釋放反饋采樣頻率信息的采樣頻率狀態量，結束后轉到步驟一至此一次循環運算周期結束。
[0112]進一步，提供所述的基于FPGA激光測速儀的信號處理方法管材在線切割監控控制系統。
[0113]進一步，提供所述的基于FPGA激光測速儀的信號處理方法的電纜長度速度測量裝置。
[0114]進一步，提供所述的基于FPGA激光測速儀的信號處理方法的砂紙長度速度測量裝置。
[0115]進一步，所述電源管理模塊的動態電源管理的方法由動態電源管理框架實現，所述動態電源管理框架包括腳本層、虛擬文件接口層、設備動態電源管理策略層和設備驅動層；
[0116]所述腳本層提供用于對動態電源管理框架進行控制的腳本，通過腳本層所提供的腳本能啟動/關閉具體設備的動態電源管理，或者獲取設備電源管理的相關信息；
[0117]所述虛擬文件接口層提供與腳本命令相對應的接口，以供腳本調用，包括整個動態電源管理框架的虛擬文件接口以及各個電源管理設備的文件接口 ；
[0118]所述設備動態電源管理策略層提供各電源管理設備的策略接口，以供虛擬文件接口層調用；
[0119]所述設備驅動層提供與各電源管理設備動態電源管理相關的驅動；
[0120]所述電源管理策略具體如下:
[0121]I)用指數平均算法預測下一時間片[ti，t(i+l)]的CPU空閑時間tidle;
[0122]2)判斷tidle是否小于[t(i+l)_ti]*20%，如果是轉步驟3)，否則轉步驟4);
[0123]3)令down_skip = 0，將CPU頻率提高到最大頻率值，增大sampling_down_factor的值，轉步驟I);
[0124]4)down_skip++，判斷 down_ship 是否大于等于 sampl ing_down_f actor，如果是轉步驟5)，否則轉步驟I);
[0125]5)降低CPU頻率，在當前負載不變情況下，目標頻率應使得空閑時間能超過30%，減少sampling_down_factor 的值，轉步驟I);
[0126]其中，ti表示第i個時間片開始時刻，sampling_down_factor表示觸發頻率更改時的閾值，down_skip表示對閾值的計數值。
[0127]進一步，所述USB協議自適應模塊根據主機當前運行USB協議類型來報告USB設備類型，包括以下步驟:
[0128]①USB設備插入USB主機端口，該USB主機發送請求設備描述的命令，通過讀取USB設備模式寄存器來判斷所述USB主機當前運行的USB協議；
[0129]②無論USB設備是高速類型還是低速類型，如果所述USB主機當前運行的USB協議為低速USB協議類型時，設備描述符中報告所述USB設備為低速USB設備;如果所述USB主機當前運行的USB協議為高速USB協議類型時，設備描述符中報告所述USB設備為高速USB設備;
[0130]③所述USB主機發送分配設備地址的命令，所述USB設備接收該地址并設置該唯一地址；
[0131 ]④所述USB主機發送請求配置描述的命令，通過讀取所述USB設備模式寄存器來判斷所述USB主機當前運行的USB協議；
[0132]⑤如果所述USB主機當前運行的USB協議為低速USB協議類型時，描述符中包大小的字段內容為低速USB協議類型傳輸包的大小；如果所述USB主機當前運行的USB協議為高速USB協議類型時，描述符中包大小的字段內容為高速USB協議類型傳輸包的大小；
[0133]上述高速USB設備定義為:USB設備相對與其連接的USB主機類型為高；上述低速USB設備定義為:USB設備與其連接的USB主機類型相同；
[0134]當所述低速USB協議類型是USBl.1協議，高速USB協議類型是USB2.0協議時，步驟
②相應為:
[0135]無論USB設備是USBl.1設備還是USB2.0設備，如果所述USB主機當前運行的USB協議為USBl.1協議時，設備描述符中報告所述USB設備為USBl.1設備;如果所述USB主機當前運行的USB協議為USB2.0協議時，設備描述符中報告所述USB設備為USB2.0設備;步驟⑤相應為:
[0136]如果所述USB主機當前運行的USB協議為USBl.1協議時，描述符中包大小的字段內容為64B;如果所述USB主機當前運行的USB協議為USB2.0協議時，描述符中包大小的字段內容為512B。
[0137]所述FPGA控制模塊6內部各模塊的連接關系:窗函數模塊6-2通過14位的數字信號和采樣頻率狀態量與FFT模塊6-3相連;功率譜模塊6-4通過頻譜數據、FFT運算狀態信息和采樣頻率狀態量與FFT模塊6-3相連，通過功率譜和采樣頻率狀態量與峰值序號模塊6-5相連;峰值序號模塊6-5讀取FFT運算狀態信息與FFT模塊6-3相連，輸出功率譜峰值序號和采樣頻率狀態量與系數模塊6-6連接;系數模塊6-6通過讀取FFT運算狀態信息與FFT模塊6-3連接，輸出多普勒頻率與USB控制輸出模塊6-7和頻率反饋模塊6-8連接;頻率反饋模塊6-8通過功率譜峰值序號連接峰值序號模塊6-5，通過狀態信息與FFT模塊6-3連接，輸出反饋采樣頻率信息采樣頻率狀態量與頻率緩存模塊6-9連接；頻率緩存模塊6-9通過狀態信息與FFT模塊6-3連接，輸出反饋采樣頻率與頻率產生模塊6-10連接。
[0138]所述的窗函數模塊6-2實現四個功能，將數據位推高;對數據進行加窗截取;記錄采樣頻率;除去因為采樣頻率變化引起信號畸變。由于FPGA無法進行浮點數運算，所以將數據位數推高，低位看作是小數位，高位看作是整數位，有利于降低“有限字長效應”帶來的影響，有利于提高運算準確度；由于硬件數據處理能力有限，只能對有限的數據進行FFT變換，于是要對采樣得到的數據進行點數為N(2048)的截取，既對數據進行加窗。然而時域數據的加窗操作會帶來頻域內的頻譜泄露。本發明采用Hanning窗對數據進行截取。Hanning窗具有良好的抑制旁瓣的作用，將能量集中在主瓣中，抑制頻譜泄露帶來的影響;記錄此周期數據的采樣頻率，輸出采樣頻率狀態量，此狀態量只經過一些必要的延時處理，將始終跟隨此周期數據經過各函數，如無特殊情況以下不再累述。
[0139]由于本發明的采樣頻率是隨著信號頻率自適應變化。采樣頻率在一個信號處理周期內是固定的。然而在相鄰兩周期的交界處，采樣頻率有可能發生改變。在采樣頻率變化時，由于AD采樣電路有一定的延時，不能隨著程序采樣頻率的變化而立即變化。在頻率變化的銜接處會出現采樣數據的畸變。本窗函數將此畸變數據進行了截取，保證參與運算的數據都是正常的。
[0140]所述FFT模塊6-3，采用現有的IP核函數，采用基-4算法，雙FFT引擎，數據位寬為14位，旋轉因子位寬為14位，完全使用數據流結構。FFT運算長度為N(2048)個點，FFT核函數采樣數據需要N個時鐘周期，數據運算需要N個時鐘周期，運算結果輸出需要N個時鐘周期。每N個時鐘周期為一個運算周期，即每一部分需要一個運算周期。每次解算都包含這三個部分，不同的解算進程并行進行。所以FFT從采樣到結果完全輸出需要3個運算周期(數據延遲時間)，由于采樣與運算可以并行運行，運算結果的更新時間只要一個運算周期。結果輸出部分是N個點的14位復數結果，每個時鐘周期輸出一個點。前N/2個點已經包含了所關心的全部信息，所以本發明利用后N/2個周期完成此組數據的后續所有運算。后期處理并沒有花費額外的周期，數據延遲時間為3N個時鐘周期，數據更新時間為N個周期。本發明時鐘周期變化范圍為20ns—200ns，故數據處理時間為123—1230us，數據更新時間為41us—410us。由于數據連續輸入，結果連續輸出，為了表明每個周期的開始與結束時刻，FFT模塊6-3輸出運算狀態信息量。
[0141]所述功率譜模塊6-4，由FFT函數得到數據的頻譜是復數形式的，分為實部與虛部兩部分。將實部譜的各點數值的平方與虛部譜相應各點的平方相加就得到數據的功率譜。多普勒信號由于加窗的影響，功率譜發生了泄露，功率譜不再是兩根豎線，而是在原有功率譜處有一定的展寬。
[0142]所述峰值序號模塊6-5，得到功率譜后，需要檢測功率譜峰值最大處的序號。功率譜輸出為N(2048)點的結果，根據FFT模塊給出的運算狀態信息，可以識別功率譜的開始與結束時刻，前N/2是正頻率點，包含所有關心的信息。利用后N/2的負頻率點的輸出時間，便可在新的一輪結果輸出之前計算得到所關心的功率譜最大峰值處的序號。
[0143]由于“柵欄效應”的影響，直接求取功率譜峰值序號會出現偏差，需要對此偏差進行頻譜校正。在本發明中運用了能量重心法進行頻譜校正。考慮到速度性和硬件資源有限，采用譜峰值附近五點參與能量中心校正。功率譜幅值為yk，k為序號，H所求經過校正的序號。能量重心法頻率校正公式如式(I)所示。
[0144]H=k(yk/E) + (k+l) (yk+l/E) + (k+2) (yk+2/E)
[0145]=(kyk+(k+l)yk+l+(k+2)yk+2)/E
[0146]所述系數模塊6-6，由峰值序號模塊得到的序號乘以相應的系數就可以得到多普勒頻率。其中系數即為頻譜分辨率Af = fs/N。其中N是確定的，由于不同的采樣頻率fs，系數是不同的。根據與峰值序號同時到達的采樣頻率狀態量，可以知道此周期峰值序號對應采樣頻率fs。根據此采樣頻率，系數模塊為功率譜峰值序號乘以相應的系數，就得到多普勒頻率。
[0147]所述USB控制模塊6-7，由于USB控制芯片CH376屏蔽了底層的USB通信協議，用戶只需要對芯片進行一些簡單的讀寫操作即可完成USB傳輸。此模塊將得到的多普勒頻率加上必要的校驗信息，然后發送出去。
[0148]所述頻率反饋模塊6-8，根據當前解算得到的的多普勒頻率，決定下一組數據的采樣頻率。由數字信號處理的相關知識，頻譜分辨率Af zfs/Nj是采樣點數。要提高分辨率A f，就要盡量減小fs，盡量增大采樣點數N。由奈奎斯特定理，AD采樣頻率要大于多普勒頻率f d的兩倍，即f s ^ 2f d，為減小頻譜混疊的影響，經過實驗f s = 3f d?5f d比較合適。
[0149]由于激光測速儀所用的場合不同，本發明將測速儀的測量范圍適當的放大，速度測量范圍為0.16m/s?6.lm/s，量程比達到38:1，對應的頻率測量范圍為0.6MHZ-23MHZ。為保證頻率測量準確度優于8 X 10-4，測量穩定度優于2.5X10-7，采用頻率分段測量。根據得到的多普勒頻率，調整下一運算周期數據的采樣頻率，輸出下一運算周期的采樣頻率狀態量。
[0150]所述頻率緩存模塊6-9，由于FFT采樣數據需要一個完整的運算周期，一個運算周期的數據采樣頻率要恒定，所以本模塊對反饋的采樣頻率狀態量進行緩存。根據FFT模塊的運算狀態量，可以識別每一個運算周期的始末，在一個運算周期的開始之際(數據采樣的開始之際)釋放采樣頻率狀態量。該模塊取代傳統上的FIFO函數，運用更加靈活，速度更加快。[0151 ]所述采樣頻率產生模塊6-10，根據采樣頻率狀態量，從PLL已經產生的多個時鐘中挑選出一個合適的時鐘頻率作為采樣時鐘。此時鐘控制AD采樣電路完成采樣。
[0152]進一步，所述模數轉換方法包括:
[0153]接收輸入電壓信號；
[0154]通過根據預設規則在第一工作狀態與第二工作狀態之間轉換來對所述輸入電壓信號進行調節，以產生調節后的電壓信號；當工作在所述第一工作狀態時，接收所述輸入電壓信號，并對所述輸入電壓信號進行采樣以產生輸出采樣信號；以及當根據所述預設規則轉換至所述第二工作狀態時，對所述采樣信號進行調節，以產生所述調節后的電壓信號；
[0155]對所述調節后的電壓信號進行緩存與保持；以及對緩存與保持后的所述調節后的電壓信號執行模數轉換；
[0156]從多個電壓信號中選擇單個電壓信號，以作為所述輸入電壓信號。
[0157]本發明的工作原理:
[0158]外部多普勒信號經過降壓模擬降壓偏置模塊I后輸入到AD采樣模塊2，FPGA的I/O引腳輸出時鐘信號到AD采樣模塊2的時鐘輸入端，AD采樣模塊2的12位數字信號輸出引腳接至IjFPGA的I/O引腳。FPGA的輸入輸出數據接口與控制信號接口分別連接至IJCH376芯片的數據端與控制端。
[0159]利用本發明所述的技術方案，或本領域的技術人員在本發明技術方案的啟發下，設計出類似的技術方案，而達到上述技術效果的，均是落入本發明的保護范圍。
【主權項】
1.一種基于FPGA激光測速儀的信號處理系統，其特征在于，該基于FPGA激光測速儀的信號處理系統包括降壓偏置模塊、AD采樣模塊、USB通信模塊、PC機接收模塊、IXD顯示模塊、FPGA控制模塊和電源管理模塊，該系統上電后由FPGA發出采樣時鐘給所述AD采樣模塊，FPGA接收到AD采樣的數據后，對數據進行實時處理，處理結果通過所述USB通信模塊傳輸至所述PC機接收模塊存儲，同時由所述LCD顯示模塊顯示； 所述降壓偏置模塊由兩片運算放大器構成，用于對輸入的多普勒模擬信號進行降壓與偏執偏置，使信號電壓滿足AD轉換芯片的輸入范圍l-3v;采用模擬電子學的乘法器與加法器電路； 所述AD采樣模塊與所述降壓偏置模塊連接，由一片數模轉換芯片構成，對經過降壓后的模擬信號進行模數轉換，得到相應的數字信號給FPGA處理；由電容電阻簡單配置后，形成單端輸入模式，輸出12位的數字信號，最高采樣頻率為65M，電壓輸入范圍為1V-3V; 所述USB通信模塊，由一塊USB控制芯片組成，屏蔽復雜的USB通信協議，用戶只需要對芯片進行簡單的配置即可完成USB通信任務； 所述PC機接收模塊，與所述USB通信模塊連接，接收所述USB通信模塊傳輸的數據，進行校驗、儲存； 所述LCD顯示模塊，與所述PC機接收模塊連接，顯示所述PC機接收模塊接收的數據并進行輸出； 所述FPGA控制模塊，與所述AD采樣模塊和USB通信模塊連接，用于實現組合邏輯功能又可實現時序邏輯； 所述電源管理模塊，與所述PC機接收模塊、LCD顯示模塊和FPGA控制模塊連接，負責對上述模塊進行持續的電源供應，包括電源連接裝置、蓄電裝置和繼電保護裝置； 所述的降壓偏置模塊采用模擬電子學的乘法器與加法器電路，具體連接如下:電阻Rl連接運算放大器Ul的正極，電阻R2與電阻Rl并聯，與運算放大器Ul的輸出端連接，電阻R3連接放大器Ul的負極，運算放大器Ul的正極和負極之間并聯有兩個二極管，電阻R4與其中一個二極管串聯;電阻R3連接運算放大器U2的輸出端，電阻R5與電阻R3并聯，并連接運算放大器U2的負極，運算放大器U2的的正極連接GND端；電阻R6與電阻R5并聯；電阻R6與運算放大器U3的輸出端和負極連接，運算放大器U3的正極加+2V電壓;運算放大器U1、運算放大器U2和運算放大器U3都加載+5V的雙電源電阻Rl = 2K，電阻R2 = 2K，電阻R3 = 18K，電阻R4 = 2K，電阻 R5 = 10K，電阻 R6 = 10K; 所述的LCD顯示模塊為可觸摸液晶顯示屏，其內部包括顯示面板、單元層、粘接層，所述單元層設置在所述顯示面板的外側，所述粘接層設置在所述顯示面板和所述單元層之間，其中，所述粘接層的粘接于所述顯示面板的粘接面的第一邊緣和所述粘接層的粘接于所述單元層的粘接面的第二邊緣沿粘接面方向相互移位； 所述的FPGA控制模塊包括: 采樣頻率產生模塊，輸入為頻率緩存模塊的反饋采樣頻率信號采樣頻率狀態量，輸出時鐘信號給AD采樣模塊； 窗函數模塊，通過14位的數字信號和采樣頻率狀態量與FFT模塊相連，輸入為所述AD采樣模塊生成的12位的數字信號，輸出為14位的經過截取的數字信號和反應此刻采樣頻率的狀態量，此狀態量將跟隨此運算周期的數據經過各模塊； FFT模塊，輸入為窗函數截取的14位數字信號，輸出為信號的頻譜數據與運算、表明運算開始與結束時刻的運算狀態信息； 功率譜模塊，通過頻譜數據、FFT運算狀態信息和采樣頻率狀態量與FFT模塊相連，通過功率譜和采樣頻率狀態量與峰值序號模塊相連，用于輸入為FFT模塊的頻譜數據與運算、運算狀態信息，輸出為信號的功率譜數據； 中心序號峰值序號模塊，讀取FFT運算狀態信息與FFT模塊相連，輸出功率譜峰值序號和采樣頻率狀態量與系數模塊連接;輸入為功率譜模塊的功率譜數據與FFT模塊運算狀態信息，輸出為功率譜幅值最高處的中心峰值序號； 系數模塊，通過讀取FFT運算狀態信息與FFT模塊連接，輸出多普勒頻率與USB控制輸出模塊和頻率反饋模塊連接;輸入為功率譜中心序號峰值序號與FFT模塊的運算狀態信息，輸出為多普勒頻率； USB控制模塊，輸入為系數模塊的多普勒頻率數據，輸出為USB控制信號；頻率反饋模塊，通過功率譜峰值序號連接峰值序號模塊，通過狀態信息與FFT模塊連接，輸出反饋采樣頻率信息采樣頻率狀態量與頻率緩存模塊連接;輸入為中心序號模塊的功率譜中心序號系數模塊的多普勒頻率與FFT模塊運算狀態信息，輸出為將要采取下一周期的采樣頻率信息狀態量;USB控制模塊包括:USB協議自適應模塊； 頻率緩存模塊，通過狀態信息與FFT模塊連接，輸出反饋采樣頻率與頻率產生模塊連接;輸入為FFT模塊運算狀態信息與頻率反饋模塊的反饋采樣頻率數據采樣頻率狀態量，輸出為緩存后的反饋采樣頻率狀態量； 所述的系數模塊中系數即為頻譜分辨率A f = fs/N，其中N是確定的，根據與峰值序號同時到達的采樣頻率狀態量，知道此周期峰值序號對應采樣頻率f s，根據此采樣頻率，系數模塊為功率譜峰值序號乘以相應的系數，得到多普勒頻率； 所述的電源連接裝置包括至少一個連接外部電源的電源輸入電路和至少一個連接負載的負載輸出電路； 所述的蓄電裝置包括連接蓄電池的蓄電池充放電電路。2.如權利要求1所述的基于FPGA激光測速儀的信號處理系統，其特征在于，所述USB協議自適應模塊根據主機當前運行USB協議類型來報告USB設備類型，包括以下步驟: ①USB設備插入USB主機端口，該USB主機發送請求設備描述的命令，通過讀取USB設備模式寄存器來判斷所述USB主機當前運行的USB協議； ②無論USB設備是高速類型還是低速類型，如果所述USB主機當前運行的USB協議為低速USB協議類型時，設備描述符中報告所述USB設備為低速USB設備；如果所述USB主機當前運行的USB協議為高速USB協議類型時，設備描述符中報告所述USB設備為高速USB設備； ③所述USB主機發送分配設備地址的命令，所述USB設備接收該地址并設置該唯一地址； ④所述USB主機發送請求配置描述的命令，通過讀取所述USB設備模式寄存器來判斷所述USB主機當前運行的USB協議； ⑤如果所述USB主機當前運行的USB協議為低速USB協議類型時，描述符中包大小的字段內容為低速USB協議類型傳輸包的大小;如果所述USB主機當前運行的USB協議為高速USB協議類型時，描述符中包大小的字段內容為高速USB協議類型傳輸包的大小； 上述高速USB設備定義為:USB設備相對與其連接的USB主機類型為高；上述低速USB設備定義為:USB設備與其連接的USB主機類型相同； 當所述低速USB協議類型是USBl.1協議，高速USB協議類型是USB2.0協議時，步驟②相應為: 無論USB設備是USBl.1設備還是USB2.0設備，如果所述USB主機當前運行的USB協議為USBl.1協議時，設備描述符中報告所述USB設備為USBl.1設備；如果所述USB主機當前運行的USB協議為USB2.0協議時，設備描述符中報告所述USB設備為USB2.0設備;步驟⑤相應為: 如果所述USB主機當前運行的USB協議為USBl.1協議時，描述符中包大小的字段內容為64B;如果所述USB主機當前運行的USB協議為USB2.0協議時，描述符中包大小的字段內容為512Bo3.如權利要求1所述的基于FPGA激光測速儀的信號處理系統，其特征在于，所述電源管理模塊的動態電源管理的方法由動態電源管理框架實現，所述動態電源管理框架包括腳本層、虛擬文件接口層、設備動態電源管理策略層和設備驅動層； 所述腳本層提供用于對動態電源管理框架進行控制的腳本，通過腳本層所提供的腳本能啟動/關閉具體設備的動態電源管理，或者獲取設備電源管理的相關信息； 所述虛擬文件接口層提供與腳本命令相對應的接口，以供腳本調用，包括整個動態電源管理框架的虛擬文件接口以及各個電源管理設備的文件接口 ； 所述設備動態電源管理策略層提供各電源管理設備的策略接口，以供虛擬文件接口層調用； 所述設備驅動層提供與各電源管理設備動態電源管理相關的驅動； 所述電源管理策略具體如下: 1)用指數平均算法預測下一時間片[ti，t(i+l)]的CRJ空閑時間tidle; 2)判斷tidle是否小于[t(i+l)-ti]*20%，如果是轉步驟3)，否則轉步驟4); 3)令down_skip= 0，將CPU頻率提高到最大頻率值，增大sampling_down_factor的值，轉步驟I); 4)down_skip++，判斷down_ship是否大于等于sampling_down_factor，如果是轉步驟5)，否則轉步驟I); 5)降低CPU頻率，在當前負載不變情況下，目標頻率應使得空閑時間能超過30%，減少sampling_down_factor的值，車專步驟I)； 其中，ti表示第i個時間片開始時刻，sampling_down_factor表示觸發頻率更改時的閾值，down_skip表示對閾值的計數值。4.一種如權利要求1所述的基于FPGA激光測速儀的信號處理系統的信號處理方法，其特征在于，所述信號處理方法包括以下步驟: 步驟一、根據反饋采樣頻率信息采樣頻率狀態量，產生相應頻率的時鐘，經過模數轉換生成數字信號； 步驟二、對數字信號進行加Hanning窗處理，并將12位的數字信號推高到14位，同時記錄此時的采樣頻率產生相應的采樣頻率狀態量； 步驟三、對數字信號進行實時的FFT變換，同時輸出運算的狀態信息，狀態信息包含每次FFT轉換的開始與結束信號，此開始與結束信息協調整個程序的運行，采樣頻率狀態量要延時； 步驟四、接收頻譜信息，根據FFT轉換的開始與結束狀態，連續產生每組頻譜相應的功率譜，該步驟結束后轉到步驟五； 步驟五、根據開始與結束信息，對每組功率譜進行運算，求得功率譜的中心序號峰值序號，將此信息傳遞； 步驟六、根據運算狀態信息開始與結束信息與采樣頻率狀態量，對每組功率譜中心序號峰值序號乘以相應的系數，得到多普勒頻率； 步驟七、控制USB通信電路，將多普勒頻率傳遞出去； 步驟八、通過LABVIEW程序接收、校驗、存儲、顯示多普勒信息； 步驟九、頻率反饋函數根據得到的FFT轉換的開始與結束信息，由反饋的功率譜中心序號決定下一組的數據采樣頻率，由提供的多普勒頻率決定下一運算周期的采樣頻率，輸出下一運算周期的采樣頻率狀態量； 步驟十、將反饋采樣頻率信息采樣頻率狀態量進行緩存，根據讀取的開始與結束信息，當一次組數據開始采集時，釋放反饋采樣頻率信息的采樣頻率狀態量，結束后轉到步驟一至此一次循環運算周期結束。5.如權利要求4所述的信號處理方法，其特征在于，所述模數轉換方法包括: 接收輸入電壓信號； 通過根據預設規則在第一工作狀態與第二工作狀態之間轉換來對所述輸入電壓信號進行調節，以產生調節后的電壓信號；當工作在所述第一工作狀態時，接收所述輸入電壓信號，并對所述輸入電壓信號進行采樣以產生輸出采樣信號；以及當根據所述預設規則轉換至所述第二工作狀態時，對所述采樣信號進行調節，以產生所述調節后的電壓信號； 對所述調節后的電壓信號進行緩存與保持；以及對緩存與保持后的所述調節后的電壓信號執行模數轉換； 從多個電壓信號中選擇單個電壓信號，以作為所述輸入電壓信號。
【文檔編號】G01S17/58GK106093961SQ201610368510
【公開日】2016年11月9日
【申請日】2016年5月30日
【發明人】劉勍, 馬小姝, 趙玉祥, 楊筱平, 楊紅平, 令維軍
【申請人】天水師范學院