用于擴展任意波形發生器帶寬和采樣速率的諧波時域交錯的制作方法
【專利摘要】一種用于擴展任意波形發生器帶寬和采樣速率的諧波時域交錯。一種諧波時間交錯(HTI)系統包括：參考信號；第一加法部件，用于產生相加參考信號；去交錯塊，用于接收輸入信號并且輸出多個去交錯的輸入信號；多個數模轉換器，每個數模轉換器被配置為接收多個去交錯的輸入信號中的對應的去交錯的輸入信號并且輸出對應模擬信號；多個混頻部件，每個混頻部件被配置為接收相加參考信號和來自所述多個數模轉換器中對應數模轉換器的模擬信號，并且輸出對應混頻信號；和第二加法部件，被配置為從對應混頻部件的每個接收混頻信號并且產生輸入信號的基本上全帶寬的模擬信號表示。
【專利說明】
用于擴展任意波形發生器帶寬和采樣速率的諧波時域交錯
技術領域
[0001] 本公開一般地涉及任意波形發生器(AWG)，并且更具體地講，涉及一種用于擴展 AWG的帶寬和采樣速率的諧波時間交錯(HTI)系統。
【背景技術】
[0002] 在過去十年間，某些公司已使用混頻器(mixer)拓撲來使示波器中的帶寬倍增。頻 帶重疊混頻器技術也已被使用。一些公司已探索數字帶寬交錯(DBI)，DBI在具有一個頻帶 的每個通道使用一個混頻器以使用用于重構的軟件混頻器建立信號。至少一個公司已開發 了使用混頻器增加帶寬的兩通道63 GHz示波器。
[0003] 至少一個公司已提出使用一個通道經多次采集來使帶寬倍增的順序多采集方案。 也已探索具有任何一般混頻器諧波配置的諧波混頻器的概念，該概念在信號的參考振蕩器 相加中包括1.0因子。也存在異步時間交錯(ATI)配置，該配置也是在每個通道上具有多個 重疊頻帶的諧波混頻器方案。在過去十年間，已考慮了混頻器拓撲布局的許多其它配置。
【發明內容】
[0004] 公開的技術的實施例涉及一種諧波時間交錯(HTI)系統，所述HTI系統包括:采樣 時鐘，被配置為提供參考信號；第一加法部件，被配置為在第一輸入接收參考信號，在第二 輸入接收第二信號，并且產生相加參考信號;去交錯塊，被配置為接收輸入信號并且輸出多 個去交錯的輸入信號；多個數模轉換器，每個數模轉換器被配置為接收多個去交錯的輸入 信號中的對應的去交錯的輸入信號并且輸出對應模擬信號；多個混頻部件，每個混頻部件 被配置為接收相加參考信號和來自所述多個數模轉換器中的對應數模轉換器的模擬信號， 并且輸出對應混頻信號；和第二加法部件，被配置為從每個對應混頻部件接收混頻信號并 且產生輸入信號的基本上全帶寬的模擬信號表示。
[0005] 公開的技術的實施例還涉及一種諧波時間交錯方法，所述諧波時間交錯方法包 括:在去交錯塊接收輸入信號；由去交錯塊將輸入信號分離成多個去交錯的輸入信號;將所 述多個去交錯的輸入信號中的每個去交錯的輸入信號轉換成對應模擬信號;在多個混頻部 件中的對應混頻部件中將每個對應模擬信號與參考信號混頻；以及對每個混頻的模擬信號 相加以產生輸入信號的全帶寬模擬信號表示。
【附圖說明】
[0006] 圖1是根據公開的技術的某些實施例的AWG中所包括的諧波時間交錯(HTI)架構的 方框圖。
[0007] 圖2圖示輸入到圖1的HTI架構的混頻器的本機振蕩器信號的圖形表示的第一例 子，該例子具有在時間參考位置調準的諧波峰。
[0008] 圖3圖示輸入到混頻器的本機振蕩器信號的圖形表示的第二例子，該例子具有相 對于如圖2中在時間參考位置處的時間調準處于不同時間調準的諧波。
[0009]圖4圖示輸入信號的信號頻譜。
[0010]圖5圖示存儲在每個數模轉換器存儲器中的混疊的輸入信號。
[0011]圖6是根據公開的技術的某些實施例的四路HTI架構的方框圖。
[0012 ]圖7圖示圖6中的每個諧波混頻器的輸出。
【具體實施方式】
[0013] 在未必按照比例繪制的附圖中，公開的系統和方法的相同或對應的元件由相同的 標號表不。
[0014] 公開的技術一般地涉及諧波時間交錯(HTI)，HTI是新的任意波形發生器系統拓 撲，該系統拓撲在輸出端使用諧波混頻器將帶寬和采樣速率增加至高于系統中的個體數模 轉換器能夠支持的帶寬和采樣速率。在由HTI提供的相對于其它技術(例如，ATI和DBI)的許 多優點之一是它不需要軟件混頻功能來重構信號；相反地，它需要在將去交錯的輸入信號 發送給數模轉換器之前執行輸入波形的Μ路時域去交錯。這一點能夠通過將具有諧波的相 同的參考振蕩器輸入應用于所有混頻器來實現。從本機振蕩器(L0)和乘法器電路產生混頻 器參考諧波，并且混頻器參考諧波能夠被設計用于優化相位關系以使到混頻器L0輸入中的 信噪比（SNR)最大化。
[0015] 在示波器采集系統中完成傳統交錯，其中在模數轉換器之前使用采樣和保持電 路。有幫助的是，密切地觀察這個系統如何工作以理解ΗΤΙ系統為什么在它完成傳統交錯時 指定諧波。采樣和保持電路是具有L0輸入的混頻器，該L0輸入等于具有重復率fs的脈沖，該 重復率fs是米樣速率。
[0016] 這個采樣時鐘參考信號的頻域譜也是頻域中的一系列脈沖，其中諧波的頻率間隔 直接與采樣時鐘的脈沖之間的時間段相關。該關系被示出在下面的方程中：
變量Δ f是采樣時鐘脈沖序列中的諧波之間的頻率間隔，并且T是時域中的脈沖之間的 時間。
[0017] 對于標準數字化轉換器，采樣速率fs確定T的值，如方程(2)中所示：
基于方程(1)和(2)，能夠確定采樣時鐘脈沖序列中的諧波之間的頻率間隔等于采樣速 率，如方程(3)中所示。
因此，采樣和保持混頻器也使從DC直至0.5 fs的低頻帶通過。例如，用于公開的技術的 混頻器參考L0輸入的總內容可被定義為方程(4)，如圖1中所示：
變量Y是將會使用的諧波的數量。
[0019]如果振蕩器信號中的余弦項各自具有與零相位參考位置調準的峰，則它看起來像 偏移1.0的一系列脈沖，如圖2中所示。因此，它開始看起來像傳統采樣和保持電路中的脈沖 序列。然而，它是不同的，因為它包含比理想采樣和保持混頻器少得多的項。
[0020] 公開的技術相對于數字化轉換器中的標準采樣和保持混頻器的另一優點是:諧波 可在相位方面被優化，以使得L0信號看起來更像圖3中示出的信號。改變諧波相位以使峰最 小化并且提高L0信號的信噪比使到混頻器中的每個參考諧波信號的振幅最大化，而同時在 相加中使任何峰或谷最小化，在標準采樣和保持混頻器中不能完成這一點。
[0021] 圖1是圖示根據公開的技術的某些實施例的HTI架構100的例子的方框圖。輸入波 形102是數字波形，AWG將要在它的輸出處產生該數字波形作為模擬波形106。輸入波形102 可被作為ASCII數字的文件讀入，或者可由任何其它裝置(諸如，程序中的算法)創建。
[0022] 在輸入波形102被通過Μ路去交錯塊108去交錯之前，輸入波形102可經過帶寬增強 (BWE)濾波器104 AWE濾波器104在整個輸出帶寬上校正由硬件系統產生的輸入波形102的 相位和量值。BWE濾波器104可在AWG的制造期間被校準。
[0023] BWE濾波器104的輸出被發送給Μ路去交錯塊108。在將該波形存儲在數模轉換器 (DAC)存儲器110Α-η中之前，Μ路去交錯塊108按照因子Μ對濾波的輸入信號進行去交錯。通 過ΜχΜ多輸入多輸出(ΜΜ0)多相濾波器矩陣112處理去交錯的信號。ΜΜ0濾波器矩陣112校 正所有DAC路徑中的相位和量值失配錯誤。對于圖6中示出并且以下更詳細地討論的四路去 交錯DAC系統，ΜΠΚ)濾波器矩陣112將會在濾波器的4x4陣列中包括16個濾波器。
[0024]雖然未示出，但系統中DAC 114Α-η中的每個可由多個交錯的DAC構成。如果存在這 種情況，則ΜΜ0濾波器矩陣112的秩可被改變以便也為那些路徑提供校正。例如，在圖6中示 出的四路系統中，如果每個DAC 114Α-η具有8個去交錯路徑，則32x32 ΜΜ0濾波器矩陣可被 用于校正主要混頻器路徑以及個體DAC去交錯路徑。
[0025]每個DAC存儲器110Α-η中的波形在量值響應方面相同，但在相位方面不同。這是因 為，分隔開Μ的每組樣本在延遲方面相差1/(MT)，其中T是Ι/fs，如方程(2)中所示。用于存儲 在每個存儲器中的每個信號的去交錯過程如下： η=0.·_Ν_1 存儲器0=x ( η*Μ+0 ) 存儲器 l=x ( η*Μ+1 ) 存儲器2=x ( n*M+2 ) 存儲器3=x ( n*M+3 ) 存儲器M_l=x ( n*M+M_l ) 變量N是樣本中的輸入波形102的長度除以M，或更具體地講：
假設例如輸入信號具有圖4中示出的頻譜。在去交錯塊108中執行去交錯過程之后，每 個DAC存儲器11 OA-n中的輸入信號的頻譜的量值響應將會顯現為如圖5中所示。新的采樣速 率是原始采樣速率的1/M。例如，圖4和5中示出的例子假設:輸入波形采樣速率是lOOGS/s并 且DAC采樣速率是25GS/s。原始信號的整個頻譜顯現在每個存儲器中，但三個頻帶混疊。雖 然每個存儲器中的量值相同，但相位不同，因為每個信號從不同時間位置開始被去交錯。每 個波形在延遲方面相差1/(TM)，其中Μ是DAC的數量并且T是DAC采樣間隔，如以上所討論的。
[0026]存儲器110Α-η中的去交錯的信號各自被發送給相應的DAC 114Α-η。來自采樣時鐘 116的采樣速率fs也被發送給DAC 114A-n中的每個。也就是說，通過每個對應的DAC 114A-n 由采樣速率fs對存儲在存儲器ll〇A-n的每個中的波形數據進行時控以產生混疊的輸出信 號。來自每個DAC 114A-n的混疊的輸出信號被發送給對應混頻器118A-n。
[0027]每個混頻器118A-n接收包含許多諧波的相同L0參考信號。L0參考信號由加法部件 120產生。加法部件120從采樣時鐘116接收采樣速率fs以及基本上等于因子1.0的DC輸入 項。對于兩路或三路去交錯系統，僅需要1.0 dc項和處于等于采樣速率fs的頻率的項。對于 四路或五路系統，需要1.0 dc項、采樣速率和具有采樣速率2倍的頻率的項。對于六路或七 路系統，需要具有采樣速率3倍的頻率的另外的項，等等。
[0028]因此，該系統可根據需要包括倍頻器122A-n。每個倍頻器路徑也可以可選地包括 對應延遲124A-n。延遲124A-n確保用于創建參考信號的諧波信號的相加導致每個諧波的最 大水平，同時使最后相加中的峰和谷最小化。這導致更高信噪比混頻器L0輸入。如果使用這 種延遲，則使用下面的方程確定參考信號：
如果不使用延遲，則參考信號由以上的方程(4)確定。
[0029] 可在制造期間確定延遲124A-n的值，如塊130所示。選擇延遲，以使得諧波之和導 致最小峰值。這允許使用更高的功率諧波水平，更高的功率諧波水平導致信噪比的提高。
[0030] 在對應混頻器118A-n之后，該系統還包括延遲126A-n。延遲126A-n采用T/Μ的增 量，其中T是針對每個DAC 114A-n的采樣間隔，并且Μ是用于Μ路去交錯的DAC通道的數量。
[0031] 加法部件124將DAC 114Α-η中的每個的混頻并且延遲的輸出相加以創建最后模擬 輸出信號106。加法部件124可被利用功率合并器來實現。當加法器的輸出被相加在一起時， 不想要的混疊被抵消，并且僅保留想要的頻帶，導致作為輸入波形的重構的模擬輸出106。 [0032] 模擬輸出波形106可隨后經過低通濾波器128以去除上頻帶輸出，該上頻帶輸出不 是想要的信號重構頻率范圍的一部分。在以下圖7中示出的頻譜信號中，這是范圍706中的 波形。
[0033]圖6是圖示根據公開的技術的某些實施例的4路ΗΤΙ架構600的例子的方框圖。
[0034]圖7示出當DAC 114A-D的輸出被輸入到對應混頻器118A-D中時來自四路去交錯系 統的每個混頻器118A-D的頻譜信號。頻譜700是將DAC輸出乘以來自加法部件120的參考信 號中的1.0項的結果。頻譜702是將DAC輸出乘以來自加法部件120的參考信號中的采樣頻率 項的結果。最后，頻譜704和706是將DAC輸出乘以來自加法部件120的參考信號中的采樣頻 率項的兩倍2fs的結果。因此，存在遍及整個頻譜分布的多個混疊信號頻帶。
[0035]來自圖6中示出的四路系統例子中的所有四個混頻器118 A - D的量值響應是相同 的，并且如圖6中所示顯現為用于AWG將要產生的輸入信號。然而，來自混頻器的每個輸出的 相位按照去交錯塊108的延遲因子而不同。因此，當混頻器的輸出由加法部件124相加在一 起時，不想要的混疊被抵消，并且僅保留想要的頻帶。因此，實現對幾乎50GHz帶寬的重構。 [0036]根據公開的技術的實施例通常不需要用于信號重構的軟件混頻器，與ATI和DBI系 統相比，這使這種系統更快并且更簡單。換句話說，根據公開的技術的實施例不需要用于信 號重構的頻率轉化塊;相反地，這種實施例僅需要Μ個數字化轉換器的輸出的時域交錯以重 構信號。這有助于AWG的數字化轉換器帶寬和采樣速率的更高效使用。例如，鑒于某個ATI系 統可在一個通道上獲得70 GHz，相當的HTI系統能夠在一個通道上獲得大約90至95 GHz。
[0037] 例如，八路去交錯系統（未示出）可被用于使用具有14.5 GHz帶寬的AWG以25GS/s 實現90 GHz帶寬輸出信號。這將會需要四個AWG以創建8個去交錯路徑。
[0038] 在根據公開的技術的實施例中，每個管道中的所有混頻器應用相同的L0參考信 號，例如它包含許多諧波。相比之下，ATI系統在每個混頻器上使用不同相位的振蕩器諧波， 這導致在時間上移動混疊的高頻帶，而非低頻帶。在所有混頻器上應用相同的參考信號是 用于從重構階段消除軟件混頻器的解決方案的一部分。
[0039] 在AWG 100的制造期間執行的校準過程期間獲得BWE濾波器104和MxM Μ頂0濾波器 矩陣112。最初，通過校準ΜχΜ ΜΜ0濾波器矩陣112來匹配去交錯路徑，所述校準通過將輸入 波形設置為掃描正弦波實現。對于每個頻率的正弦波，必須在示波器上采集AWG的輸出，并 且然后測量具有突刺位置的信號。跨整個帶寬的所有掃描的結果被用于計算Μπω濾波器的 陣列。在這個過程期間，BWE濾波器104被設置為單位脈沖。
[0040] 一旦設置了 mMO濾波器112,它們就被用于校準BWE濾波器104。針對輸入信號加載 理想階躍信號，并且AWG產生該信號。在示波器上采集該信號，并且利用從該信號脫嵌(de-embedded)的示波器分析該信號。BWE濾波器104可隨后被計算如下：
變量1???是BWE濾波器104的頻譜。對執行逆傅里葉頻率變換以獲得實際濾波器 系數。是低通濾波器的頻譜，該頻譜恰好在輸入波形采樣速率奈奎斯特點之前截止 是AWG正在創建的理想階躍的頻譜，并且況是來自AWG的輸出信號。
[0041] 已在公開的技術的優選實施例中描述和說明了公開的技術的原理，應該清楚的 是，在不脫離這種原理的情況下，能夠在布置和細節上修改公開的技術。我們要求保護落在 下面的權利要求的精神和范圍內的所有修改和變化。
【主權項】
1. 一種諧波時間交錯(HTI)系統，包括： 采樣時鐘，被配置為提供參考信號； 第一加法部件，被配置為在第一輸入接收參考信號，在第二輸入接收第二信號，并且產 生相加參考信號； 去交錯塊，被配置為接收輸入信號并且輸出多個去交錯的輸入信號； 多個數模轉換器，每個數模轉換器被配置為接收多個去交錯的輸入信號中的對應的去 交錯的輸入信號并且輸出對應模擬信號； 多個混頻部件，每個混頻部件被配置為接收所述相加參考信號和來自所述多個數模轉 換器中的對應數模轉換器的模擬信號，并且輸出對應混頻信號;和 第二加法部件，被配置為從所述對應混頻部件中的每個接收混頻信號并且產生輸入信 號的基本上全帶寬的模擬信號表示。2. 如權利要求1所述的HTI系統，還包括:帶寬增強濾波器，被配置為在去交錯塊處接收 到所述輸入信號之前校正所述輸入信號的相位和量值。3. 如權利要求1所述的HTI系統，還包括:倍頻器，被配置為接收所述參考信號并且產生 第二信號。4. 如權利要求1所述的HTI系統，其中所述第一加法部件被配置為接收諧波以產生所述 相加參考信號，所述系統還包括： 倍頻器，被配置為接收所述參考信號并且產生諧波信號;和 延遲，被配置為接收諧波信號并且輸出第二信號， 其中所述參考信號是余弦波，該余弦波的頻率等于數模轉換器的采樣速率，并且第二 信號是與基本上1.0的因子對應的dc值。5. 如權利要求1所述的HTI系統，其中所述第一加法部件被配置為接收多個延遲的諧波 信號以產生所述相加參考信號，并且該系統還包括： 多個倍頻器，被配置為接收所述參考信號并且產生多個諧波信號;和 多個延遲，每個延遲與倍頻器對應并且被配置為接收所述諧波信號并且輸出所述多個 延遲的諧波信號， 其中所述參考信號是余弦波，該余弦波的頻率等于數模轉換器的采樣速率，并且第二 信號是與基本上1.0的因子對應的dc值。6. 如權利要求5所述的HTI系統，其中所述多個延遲中的每個延遲被配置為使所述相加 參考信號中的峰最小化。7. 如權利要求1所述的HTI系統，其中所述參考信號是余弦波，該余弦波的頻率等于數 模轉換器的采樣速率，并且第二信號是與基本上1.0的因子對應的dc值。8. 如權利要求7所述的HTI系統，其中所述多個去交錯的信號包括四個信號，所述多個 數模轉換器包括四個數模轉換器，并且所述多個混頻部件包括四個混頻部件。9. 如權利要求8所述的HTI系統，其中所述第一加法部件被配置為接收第三信號，并且 所述系統還包括:倍頻器，被配置為從所述采樣時鐘接收所述參考信號并且輸出第三信號。10. 如權利要求1所述的HTI系統，還包括：多個延遲塊，每個延遲塊被配置為接收所述 對應混頻信號并且將延遲的混頻信號輸出給第二加法部件。11. 如權利要求10所述的HTI系統，其中所述多個延遲塊中的第一延遲塊具有延遲T，并 且其余延遲塊具有延遲T(M-1)/M，其中Μ是去交錯的路徑的數量并且T是采樣間隔。12. -種諧波時間交錯方法，包括： 在去交錯塊接收輸入信號； 由去交錯塊將輸入信號分離成多個去交錯的輸入信號； 將所述多個去交錯的輸入信號中的每個去交錯的輸入信號轉換成對應模擬信號； 在多個混頻部件中的對應混頻部件中將每個對應模擬信號與參考信號混頻；以及 對每個混頻的模擬信號相加以產生輸入信號的全帶寬模擬信號表示。13. 如權利要求15所述的諧波時間交錯方法，還包括:對采樣時鐘信號和第二信號相加 以產生參考信號。14. 如權利要求15所述的諧波時間交錯方法，其中：所述第二信號是與基本上1.0的因 子對應的dc值。15. 如權利要求14所述的諧波時間交錯方法，還包括:在對所述混頻的模擬信號相加之 前，延遲每個混頻的模擬信號。
【文檔編號】G01R13/02GK106093509SQ201610267704
【公開日】2016年11月9日
【申請日】2016年4月27日 公開號201610267704.4, CN 106093509 A, CN 106093509A, CN 201610267704, CN-A-106093509, CN106093509 A, CN106093509A, CN201610267704, CN201610267704.4
【發明人】J.J.皮克德
【申請人】特克特朗尼克公司