集成電路的漏電測試的制作方法

集成電路的漏電測試的制作方法
【專利摘要】本發明涉及一種集成電路的漏電測試，其提供的是一種用于測試集成電路的受測裝置(DUT)的漏電流的測試配置，其包括電連接至該DUT的對數轉換器及電連接至該對數轉換器的伏特計。
【專利說明】
集成電路的漏電測試
技術領域
[0001]本發明大體上是涉及集成電路與半導體裝置的制造領域，尤其涉及測量所制造的集成電路與裝置中出現的漏電流。
【背景技術】
[0002]諸如CPU、儲存裝置、ASIC(特定應用集成電路)及類似者等先進集成電路在制作時，需要根據指定的電路布局，在給定芯片面積上形成大量的電路元件。在各式各樣的電子電路中，場效晶體管代表一種重要的電路元件的類型，其實質決定集成電路的效能。大體上，目前實際用來形成場效晶體管的程序技術有多種，其中，對于許多類型的復雜電路系統，鑒于運作速度及/或功率消耗及/或成本效益，MOS技術因特性優越，是目前最有前途的方法其中一個。在使用例如MOS技術制作復雜集成電路期間，數百萬個晶體管，例如N溝道晶體管及/或P溝道晶體管，是在包括結晶半導體層的襯底上形成。
[0003]包含此類多樣化的復雜裝置的集成電路在可以出貨前，必須先測試運作。事實上，IC是在整體制造程序的不同階段進行測試及特性分析。測試及特性分析資料可用于IC的效能的分級，并可用于剔除無法符合制造商所設定的效能標準的1C。舉例而言，當IC完全形成但尚未分切成個別芯片時，進行一種測試類別。分析測試結果，然后在分切晶片時，丟棄無法符合所要求的效能標準的1C。
[0004]在IC從晶片切出且彼此分開后，并且在將晶片分類測試失敗的IC剔除完成后，將剩余的IC裝配到其封裝內。此裝配程序可能涉及將接合線或焊塊附接至IC的I/O接合墊、將IC連接至襯底，以及將IC封入于保護封裝中。一旦裝配完成，便可進行另一組的最終測試。在最終測試時，自動化測試設備(ATE)測試完全裝配的IC的效能，而且，正如晶片分類測試，丟棄無法符合制造商所設定的效能標準的1C。輸入漏電流是IC出貨給客戶前所測試的一項常見參數。輸入漏電流是指在輸入處抽吸的靜態電流。正常來講，此測量是使用精密測量單元(PMU)來進行。IC上若有任何的I/O顯示輸入漏電流超過制造商所設定的最大值，則丟棄此1C。
[0005]特別的是，在近來的低功率技術領域中，測試/監測諸如裝置漏電及配線漏電等漏電流已變得日益重要。由于近來的IC中有大量的漏電路徑，漏電參數可能占有整體經監測電氣參數的約30%至40 %。
[0006]目前，漏電流參數的測量通常是通過施加定電壓并且在自動量程模式(autorangemode)下測量電流來進行。由于預期值的范圍可能非常廣，從pA級至μΑ級都有，因而需要自動量程模式。因此，近來的儀器必須在測量期間變更其測量范圍，這樣會非常牦時。測量時間通常是在約200ms級的范圍內。在典型的參數測量程序中，每片晶片的漏電流參數測量時間合計長達約20分鐘，這樣會太長而必須縮減。在資料評估期間，漏電流參數是以對數標度(logarithmic scale)來評估。應注意的是，精準值(即值的尾數)相比于量級(magnitude)較不重要。因此，漏電流參數的測量不需要非常精準。
[0007]鑒于上述情形，本發明提供用于在電流強度的大(wide)量級范圍內測定漏電流的技術，測量時間相比于【背景技術】得以縮減。

【發明內容】

[0008]以下介紹本發明的簡化概要，以便對本發明的一些方面有基本的了解。本概要并非本發明的詳盡概述。用意不在于鑒別本發明的重要或關鍵要素，或敘述本發明的范疇。目的僅在于以簡化形式介紹一些概念，作為下文更詳細說明的引言。
[0009]提供的是一種用于測試集成電路的受測裝置(DUT)的漏電流的測試配置(testconfigurat1n)，其包括對數轉換器(logarithmic transducer)及伏特計(voltmeter)。該對數轉換器電連接至該DUT，而該伏特計電連接至該對數轉換器。
[0010]此外，用于測試集成電路的受測裝置(DUT)的漏電流的例示性測試配置包括:電力節點，其通過該集成電路的第一探針墊(probe pad)供應測量電壓至該DUT;對數轉換器，其電連接至該DUT;伏特計，其通過該集成電路的第二探針墊電連接至該對數轉換器；以及運算放大器，其通過第三探針墊電連接至該DUT及該對數轉換器，并且電連接至該伏特計。
[0011]判定集成電路的受測裝置(DUT)的漏電流的說明性方法包括下列步驟:將該DUT電連接至對數轉換器;將該對數轉換器電連接至伏特計；以及通過該伏特計測量與該DUT的漏電流對應的電壓。
[0012]多個DUT可連接至相同的對數轉換器。通過該伏特計，可以測量與該DUT的漏電流對應的電壓。該電壓因為該對數轉換器運作的關系而落于一個單十進位(decade)內，該對數轉換器將可能由各種DUT所呈現的大量級范圍內的漏電流值轉換成值落于一個單十進位內的電壓。特別的是，該對數轉換器可通過二極管轉換器/ 二極管來實現。
【附圖說明】
[0013]本發明可搭配附圖參照以下說明來了解，其中相似的參考元件符號表示相似的元件，并且其中:
[0014]圖1根據本發明的一實施例，繪示包含二極管轉換器的測試配置；
[0015]圖2根據本發明的一實施例，繪示包含二極管轉換器及運算放大器的測試配置；
[0016]圖3根據本發明，顯示用于在測試配置中實施二極管轉換器的實施例；以及
[0017]圖4a及圖4b根據本發明，繪示可在測試配置中使用的P型二極管及N型二極管的布局。
[0018]盡管本文中揭示的專利標的易受各種修改及替代形式影響，其特定具體實施例仍已在圖式中舉例顯示，并且于本文中詳述。然而，應了解的是，本文中特定具體實施例的說明用意不在于將本發明限制于所揭示的特定形式，相反地，如隨附的權利要求書所界定，用意在于涵蓋落于本發明的精神及范疇內的所有修改、均等例、及替代方案。
【具體實施方式】
[0019]下面說明本發明的各項說明性具體實施例。為了澄清，實際實作方面不是所有特征都有在本說明書中說明。當然，將領會的是，在開發任何此實際具體實施例時，必須做出許多實作方面-特定決策才能達到開發者的特定目的，例如符合系統有關及業務有關的限制條件，這些限制條件會隨實作方面不同而變。此外，將領會的是，此一開發努力可能復雜且耗時，但雖然如此，仍會是具有本發明的效益的所屬技術領域中具有通常知識者的例行工作。
[0020]本發明現將參照附圖來說明。各種結構、系統及裝置在圖式中只是為了闡釋而繪示，為的是不要因本領域技術人員眾所周知的細節而混淆本發明。雖然如此，仍將附圖包括進來以說明并闡釋本發明的說明性實施例。本文中使用的字組及詞組應了解并詮釋為與本領域技術人員了解的字組及詞組具有一致的意義。與本領域技術人員了解的通常或慣用意義不同的詞匯或詞組(即定義)的特殊定義，用意不在于由本文的詞匯或詞組的一致性用法所暗示。就一詞匯或詞組用意在于具有特殊意義的方面來說，即有別于本領域技術人員了解的意義，此一特殊定義必須以為此詞匯或詞組直接且明確提供此特殊定義的定義方式，在本說明書中明確提出。
[0021]如本領域技術人員完整閱讀本申請書后將輕易了解的是，本方法適用于例如W0S、PM0S、CM0S等各種技術，并且輕易適用于集成電路中包含的各種裝置，包括但不限于邏輯電路、存儲裝置等。
[0022]本發明提供一種測量漏電流的方法，其中測量時間可從傳統需要的200ms向下縮減至約60ms。每片晶片的測量時間從而可縮減約14分鐘。本發明涉及整合型二極管轉換器，該整合型二極管轉換器在測量儀器之前便已先執行對數比例換算。讓測量儀器可以在固定范圍內測量單純的電壓，此節省大量的時間(需要的時間縮減約3倍)。
[0023]圖1顯示本文中所提供的測試配置10的說明性實施例。測試配置10包含測試結構及測量電路。測試結構可包含晶片上形成的集成電路(1C)。晶片可包含半導體襯底。半導體襯底可包含半導體層，半導體層進而可包含任何適當的半導體材料，例如:硅、硅/鍺、硅/碳、其它I1-VI族或II1-V族半導體化合物及類似者。半導體層可包含相當大量的硅，因為高集成密度的半導體裝置可基于硅而大量生產形成，原因在于可用性增強，并且數十年來已開發出建置良好的制造方法技術。然而，可使用任何其它適當的半導體材料，例如，含有諸如鍺、碳及類似者等其它等電子部件(iso-electronic component)的娃基礎材料。另外，襯底與半導體層可界定SOI配置。半導體襯底可以是硅襯底，尤其是單晶硅襯底。可使用其它材料來形成半導體材料，舉例如鍺、硅鍺、磷酸鎵、砷化鎵等。
[0024]特別的是，測試配置包含作為IC一部分的受測裝置(DUT)IAUTI可以是任何形成為IC一部分的裝置及/或配線(wiring)。在所示實施例中，DUT I可以是金屬梳齒(metalcomb) 包含可形成為如本領域已知的輸入/輸出探針墊的探針墊2、2’及2〃。根據圖1所示的說明性實施例，測試結構也包含對數轉換器3。對數轉換器3可將DUT I的漏電流對數轉換成電壓。舉例而言，對數轉換器3包含二極管或通過二極管來實現。
[0025]原則上，可提供作為外部元件的對數轉換器，該外部元件需要測量設備變為專用于考量下的漏電測量。然而，較佳者可能是在半導體制造程序期間產生對數轉換器3，并使該對數轉換器在受測的晶片中出現。
[0026]如圖1所示，測量電路通過探針墊2、2’及2〃連接至測試結構。測量電路包含供應界定良好的測量電壓的電力節點4，以及連接于探針墊2’與2"之間的伏特計5。基于電力節點4所供應的測量電壓，DUT I的漏電流可通過伏特計5，在通過對數轉換器3的手段將該漏電流轉化成電壓之后來測得。多個DUT可連接至對數轉換器3。原則上，DUT的漏電流上升數個十倍數。舉例而言，一個連接至對數轉換器3的特定DUT可呈現nA級的漏電流，而另一連接至對數轉換器3的DUT則呈現pA級的漏電流。鑒于三個量級落于這些值之間，對數轉換器3的對數運算產生與相同十進位內的漏電流值對應的電壓。
[0027]因此，對數轉換器3所提供的對數電壓輸出容許伏特計5在固定范圍內運作。因此，不需要將測量裝置調整成所考量特定DUT的漏電壓的量級。所以，達到快速的漏電流測量。應注意的是，IC的多個DUT可連接至相同的對數轉換器3。圖1所示的配置舉例而言，尤其適用于后段(BEOL)梳齒-梳齒(comb-comb)配置或BEOL梳齒-蜿蜓(comb-meander)配置的漏電測量，或設計規則漏電測量。
[0028]然而，由于墊2’與伏特計5之間的歐姆連接較高，跨對數轉換器3的負載電壓因而較高。因此，主動電位控制可能較佳。圖2根據本發明的進一步實施例，顯示測試配置20。如圖1所示的實施例，提供的是包含DUT I (例如金屬梳齒)、探針墊2、2’與2"及對數轉換器3的測試結構。此外，測量電路與測試結構連接，其中測量電路包含電力節點4及伏特計5。
[0029]有別于圖1所示的配置，圖2所示的測試配置中包括運算放大器6。運算放大器6可連接于墊2 ’與伏特計5之間。再次地，多個DUT可與對數轉換器3連接。如參照圖1所述，對數轉換器3容許伏特計5在固定范圍內運作，并從而容許快速判定DUT(例如:DUT I)的漏電流。
[0030]在圖2所示的配置中，運算放大器6可經運作以補償跨對數轉換器3的負載電壓。因此，電壓測量的準確度可顯著提升。包含經配置用于主動補償跨對數轉換器3的負載電壓的運算放大器6的測試配置，尤其適用于測定如晶體管(例如:N溝道及P溝道TFTS)的主動裝置的漏電流，以及井體(well)的漏電特性及擴散與隔離漏電測量的測定。
[0031]圖3顯示圖1及圖2所示對數轉換器3的例示性實作方面。在圖3所示的實施例中，形式為二極管轉換器的對數轉換器3是連接于第一探針墊12與第二探針墊12’之間。第二探針墊12 ’與DUT I共組所示實施例的梳齒-梳齒結構的形式。通過將對數轉換器(二極管轉換器)3及DUT I以這種方式電連接至探針墊12及12’，原則上，兩者現有的漏電測量及利用對數轉換器(二極管轉換器)3的漏電測量都可實現。此外，所示配置容許對二極管進行預特性分析，由此可輕易測定種植體波動(implant fluctuat1n) oDUT I是于與第二探針墊12’的連接側對立的側連接至第三探針墊12〃(對照圖1及圖2的探針墊2)。
[0032]圖4a及圖4b詳細顯示適用于將不同量級的漏電流轉換/轉化成可由伏特計測量的單十進位電壓的二極管轉換器3，但測量范圍不需要切換，從而降低晶片的漏電測試的整體測量時間。圖4a顯示N型二極管3，而圖4b顯示P型二極管3，兩者都具有配線7、7’及7〃。
[0033]圖4a的N型二極管3舉例而言，可包含N+摻雜陰極8，以及可通過淺溝槽隔離層(shallow trench isolator)與該陰極分離的P+摻雜陽極9。圖4b的P型二極管3舉例而言，可包含P+摻雜陽極9，以及可通過淺溝槽隔離層與該陽極分離的N+摻雜陰極8。圖4a的N型二極管3的陽極9是連接至金屬配線7及7’，而圖4b的P型二極管的陰極8是連接至金屬配線7及7’。圖4a的N型二極管3的陰極8是連接至金屬配線7〃，而圖4b的P型二極管的陽極9是連接至金屬配線7〃。典型尺寸(如圖4a及圖4b所示)的給定單位為nm。
[0034]應注意的是，整片受測的晶片的溫度在漏電測試期間通常有受到控制，因此，二極管轉換器3本身的溫度受到控制，從而增進漏電測量的準確度。為了抑制寄生阻抗，配線7、7 ’及7"應該以高度導電材料來提供。
[0035]結果是，本發明提供用于晶片/IC的漏電測量的技術，其中運用到對數轉換器(例如:二極管)以便對漏電流值進行對數運算。對數運算產生與漏電流對應，值范圍在一個十進位內的電壓。所以，在一個特定電壓十進位中運作的伏特計僅可用于測量與DUT的漏電流對應的電壓。相比于本技術領域，由于測量范圍不需要從一個十進位切換到另一個十進位，晶片/IC的總體漏電測量因而得以加速。
[0036]以上所揭示的特定具體實施例僅具有說明性，因為本發明可采用對受益于本文教示的本領域技術人員顯而易見的不同但均等方式來修改并且實踐。舉例而言，以上所提出的程序步驟可按照不同的順序來進行。另外，除了如權利要求書中所述以外，未意圖限制于本文所示構造或設計的細節。因此，證實可改變或修改以上揭示的特定具體實施例，而且所有此類變例全都視為在本發明的范疇及精神內。因此，本文尋求的保護乃如權利要求書中所提。
【主權項】
1.一種用于測試集成電路的受測裝置(DUT)的漏電流的測試配置，其包含: 對數轉換器，其電連接至該DUT;以及 伏特計，其電連接至該對數轉換器。2.如權利要求1所述的測試配置，其中，該對數轉換器是在包含該集成電路的晶片上形成。3.如權利要求1所述的測試配置，其中，該對數轉換器包含二極管。4.如權利要求3所述的測試配置，其中，該二極管是P型或N型二極管。5.如權利要求1所述的測試配置，更包含電力節點，其供應測量電壓至該DUT，并且其中，該電力節點通過第一探針墊電連接至該DUT，以及該對數轉換器通過第二探針墊連接至該伏特計。6.如權利要求1所述的測試配置，更包含運算放大器，其通過探針墊電連接至該DUT及該對數轉換器，并且電連接至供應測量電壓至該DUT及該伏特計的電力節點。7.如權利要求1所述的測試配置，其中，多個DUT電連接至該DUT。8.—種用于測試集成電路的受測裝置(DUT)的漏電流的測試配置，其包含: 電力節點，其通過該集成電路的第一探針墊供應測量電壓至該DUT; 對數轉換器，其電連接至該DUT; 伏特計，其通過該集成電路的第二探針墊電連接至該對數轉換器；以及 運算放大器，其通過第三探針墊電連接至該DUT及該對數轉換器并電連接至該伏特計。9.如權利要求8所述的測試配置，其中，該對數轉換器是在包含該集成電路的晶片上形成。10.如權利要求8所述的測試配置，其中，該對數轉換器包含二極管。11.如權利要求10所述的測試配置，其中，該二極管是P型或N型二極管。12.如權利要求8所述的結構測試配置，其中，該DUT是選自于由金屬梳齒、梳齒-梳齒結構、梳齒-蜿蜓結構、井體及晶體管所組成的群組。13.—種測定集成電路的受測裝置(DUT)的漏電流的方法，其包含下列步驟: 電連接該DUT至對數轉換器； 電連接該對數轉換器至伏特計；以及 通過該伏特計測量與該DUT的漏電流對應的電壓。14.如權利要求13所述的方法，更包含在形成有該集成電路于其上的相同晶片上形成該對數轉換器。15.如權利要求13所述的方法，更包含通過該對數轉換器將該DUT的漏電流轉換成該伏特計所測量的電壓。16.如權利要求13所述的方法，其中，該對數轉換器包含二極管。17.如權利要求13所述的方法，更包含通過運算放大器的手段控制跨該對數轉換器的負載電壓。18.如權利要求13所述的方法，其中，該伏特計僅運作于特定十進位的固定測量范圍內。
【文檔編號】G01R19/00GK105974296SQ201610140288
【公開日】2016年9月28日
【申請日】2016年3月11日
【發明人】R·P·米卡洛
【申請人】格羅方德半導體公司