用于集成電路的非常低電壓和偏置的掃描測試的測試電路的制作方法
【專利摘要】本發明涉及用于集成電路的非常低電壓和偏置的掃描測試的測試電路。用于具有掃描鏈的集成電路(IC)的測試電路包括：控制電路，用于將測試模板和時鐘信號施加到掃描鏈，并且用于在掃描測試過程期間變化供給電壓的電平。在第一測試階段，將供給電壓設置到IC的額定電壓電平，同時以快的速率將測試模板移入掃描鏈中。以較低速率運行第二捕獲階段，并且將供給電壓降低到較低的電平，使得能夠觀察在以額定電壓運行捕獲階段時不能檢測的缺陷，但是IC中的切換元件仍然正確地工作。與已知非常低的電壓(VLV)掃描測試過程相比，以較高速度運行移位階段降低總測試時間。
【專利說明】
用于集成電路的非常低電壓和偏置的掃描測試的測試電路
技術領域
[0001]本發明大體上涉及測試集成電路器件，以及更具體地涉及非常低電壓和偏置的掃描測試方法。
【背景技術】
[0002]集成電路(IC)器件，諸如微處理器或片上系統(SOC)器件，通常包括被布置成執行特定功能的邏輯門的復雜矩陣。這些邏輯門經常以兩種并行布置而互連，一個布置用于操作，而另一個布置用于測試。將多個觸發器一起鏈接到“掃描鏈”中是布置用于測試的邏輯單元的一種已知方法。這種掃描鏈有效地形成大移位寄存器，大移位寄存器可用來獲得對處于操作的測試模式的IC器件的內部節點的接入。在這種測試模式中，通常以IC器件的額定電壓電平對IC器件進行供電，并在第一掃描移位階段，以預先選定的時鐘速率將掃描測試模板移入掃描鏈中。然后在第二階段，IC器件被放入正常或“捕獲”模式中達一個或多個時鐘周期。在第三階段，IC器件被再次放置在掃描移位模式中，并以相同的時鐘速率順序地移出掃描鏈寄存器的內容(其包括測試結果)，用于與期望的輸出值比較。這個三階段測試周期通常被重復多次。
【發明內容】
[0003]已知的是:某些制造缺陷，諸如互連橋接和柵極氧化物短接，是IC器件中的早期壽命故障和可靠性問題的主要原因。然而，這些缺陷經常仍然未由以正常額定電壓進行的掃描測試檢測出。還已知的是:在以降低的電源電壓進行的掃描測試期間，這種缺陷確實變得明顯。
[0004]如今多數邏輯電路以或者1.8伏或者1.2伏的電源電壓操作。然而，在低得多的電壓下，仍可維持正確的邏輯操作。實際上，只要邏輯門的輸出電壓足以開關驅動門中的晶體管，邏輯電路將正常工作，盡管以降低的速度。因此，已開發“非常低的電壓”或VLV掃描測試技術，該技術以相對低的供給電壓值操作，例如通常以0.8伏。通常，還降低時鐘速率，以考慮通過使用降低的供給電壓電平而引入的較長傳播延遲。已知的VLV掃描測試方法在整個掃描和捕獲階段維持恒定的供給電壓電平和恒定的時鐘頻率。雖然該方法具有某些類型的故障的更佳檢測的優點，但缺點是降低的測試的運行速度以及因此延長的總測試時間。例如，用降低的供給電壓運行的測試可花費比以額定電壓電平運行的測試長10倍的時間。隨著產品質量要求提高，測試成本成為對總器件成本的更大的貢獻者(通常達30%)。期望降低測試成本同時仍然保持測試質量在高水平。
[0005]因此，提供減少掃描測試方法的并且尤其是VLV掃描測試的總測試時間的方式將是有利的。
【附圖說明】
[0006]通過連同附圖參考優選實施例的下列描述，能夠最佳地理解發明及其目的和優點，其中:
[0007]圖1是根據發明實施例的用于集成電路的測試電路的示意框圖；
[0008]圖2是示出了用于集成電路的操作的三階段測試模式的示例的時序圖；以及
[0009]圖3是根據發明實施例的示出了測試集成電路的第一方法和第二方法的簡化流程圖；以及
[0010]圖4是根據發明實施例的示出了測試集成電路的第三方法的簡化流程圖。
【具體實施方式】
[0011]下面結合附圖闡述的詳細描述旨在作為發明的當前優選實施例的描述，并不旨在表示能夠以其實施本發明的唯一形式。應當理解的是:相同或等同的功能可由旨在包含在本發明的精神和范圍內的不同實施例完成。在圖中，相同的標號在全文中用來指示相同的元件。此外，術語“包括”、“包含”或其任何其它變型旨在覆蓋非排他性的包括，使得包括一列元件或步驟的模塊、電路、器件部件、結構和方法步驟不僅包括那些元件，而且可包括未明確列出或這種模塊、電路、器件部件或步驟固有的其它元件或步驟。由“包括...一個”進行的步驟或元件，在沒有更多約束地情況下，不會排除存在包括該元件或步驟的額外的相同的元件或步驟。
[0012]在一個實施例中，本發明提供用于具有至少一個掃描鏈的IC器件的測試電路。該測試電路包括:控制單元，可操作地耦合到掃描鏈，用于將測試模板和時鐘信號施加到掃描鏈，以及電壓供給模塊，可操作地耦合到控制單元和IC器件，用于將操作電壓施加到IC器件。控制單元被布置成:在掃描移位階段，將操作電壓設置到第一電平，并將時鐘信號的頻率設置到第一值，而在掃描捕獲階段，將操作電壓設置到不同于第一電平的第二電平，并將時鐘信號的頻率設置到第二值。
[0013]在另一個實施例中，本發明提供一種用于測試集成電路的方法，該集成電路具有用于接收測試模板和時鐘信號的至少一個掃描鏈。該方法包括:在掃描移位階段，將集成電路的操作電壓設置到第一電平，并將時鐘信號的頻率設置到第一值，而在掃描捕獲階段，將操作電壓設置到不同于第一電平的第二電平，并將時鐘信號的頻率設置到第二值。在一個實施例中，第二電壓電平低于第一電壓電平，而第二時鐘頻率值低于第一時鐘頻率值。
[0014]已經觀察到:大多數掃描測試時間花在掃描移位過程上。即，將掃描模板移入掃描鏈寄存器中并從掃描鏈寄存器中移出。通常，移入或移出操作可能花費至少100個時鐘周期，這取決于掃描鏈長度。移“入”階段將集成電路設置到用于瞄準某些故障的某個狀態。在掃描捕獲階段期間(這通常花費一個或者兩個時鐘周期)，恰當地發生故障檢測。根據發明的一個實施例，在掃描移位期間，施加正常(額定)電壓，使得可以正常(快)的速度運行掃描測試的主要部分，并且在掃描捕獲階段期間，電壓供給被降低到較低的電平或者被設置到偏置模式，使得在捕獲階段，可檢測所瞄準的故障。
[0015]在替代實施例中，第二電壓電平高于第一電壓電平。由于在包括掃描鏈寄存器的鎖存器(或觸發器)中的保持時間沖突(v1lat1n)，該替代實施例對于確定先前檢測的掃描故障是否只由于掃描移位操作的故障是有用的。在一個示例中，設置第一時鐘頻率值和第二時鐘頻率值，使得捕獲階段以額定測試速度運行，而掃描移位階段以通常的掃描移位速度運行。這兩個時鐘頻率值可以相同或者可以不同。
[0016]現在參考圖1，示出包括多個掃描鏈101的IC 100。掃描鏈通常可包括若干掃描單元。IC 100 (以及掃描鏈101)從電壓調節器104在線102上接收第一供給電壓VDD并在線103上接收第二供給電壓VSS。在該實施例中VSS是接地。在一個實施例中，在IC 100中實現電壓調節器104。
[0017]數字模擬轉換器(DAC) 105可操作地耦合到電壓調節器104，并具有在線106上向電壓調節器提供參考電壓的輸出。DAC 105可操作地耦合到測試控制單元CTCU) 107，并在線108上接收來自T⑶107的控制信號。在一個實施例中，在T⑶107內實現DAC 105。在一些實施例中，在IC 100中實現1U107。T⑶107還可操作地耦合到電壓調節器104，并在線109上提供“偏置使能”信號，以及在線110上提供“低電壓測試”使能信號。TCU 107還可操作地耦合到IC 100，并提供測試掃描模板，用于為了掃描測試目的而在線111上移入掃描鏈101中。
[0018]T⑶107在線112上接收來自IC 100的掃描測試的結果。T⑶107還在線113上將“掃描使能”信號供應給IC 100，并且還在線114上將時鐘信號供應給IC 100在一個實施例中，T⑶107在線115上向電壓調節器104提供配置信號。在一個實施例中，在T⑶107中生成時鐘信號，并且由T⑶107設置時鐘信號的頻率。在一個實施例中，T⑶107由電壓調節器104供電。
[0019]IC 100可以在若干種模式中操作。一種模式是操作的正常功能模式，由此電壓調節器在線102上將供給電壓VDD設置到集成電路器件100的額定電壓。通常，該額定電壓是1.2伏。
[0020]另一個模式是操作的低電壓掃描測試模式。在該模式中，T⑶107在線110上向電壓調節器104有效(assert) “低電壓測試使能”信號，并在線108上向DAC 105有效控制信號。后一個控制信號使得DAC 105能夠為電壓調節器104設置參考電壓，該參考電壓覆蓋在正常功能模式中使用的電壓調節器的內部參考電壓。
[0021]低電壓掃描測試模式具有三個階段。參考圖2，第一階段201是掃描移入階段，通過在線113上將掃描使能信號設置為邏輯HIGH值(見蹤跡202)而由T⑶107通信到IC100。在該第一階段中，TCU 107還將時鐘信號(蹤跡203)設置到第一頻率，集成電路在線114上接收該第一頻率。另外，在第一階段201的開始和整個第一階段201中，DAC 105和電壓調節器104 —起確保VDD被設置到正常額定電壓電平，例如1.2伏。在第一階段201期間，存儲在TCU 107中(或替代地，從外部測試裝置(未示出)獲得)的第一測試模板在線111上被移入掃描鏈中。這通常可以花費許多時鐘周期，這取決于掃描鏈長度。
[0022]當已由掃描鏈接收包括測試模板的所有測試數據時，則測試模式在點204處移至第二階段(參考圖2)。掃描移入階段的結束由T⑶107在線113上將掃描使能信號202設置到邏輯LOW電平而通知給IC 100。隨后的第二階段是掃描捕獲階段205，如果存在故障，其中允許集成電路對輸入測試模板反應，或者如所預期或者不是。在第二階段期間，TCU107將時鐘信號203的頻率設置到較低的值(與第一階段相比)。另外，在第二 (掃描捕獲)階段期間，DAC 105 (在T⑶107的控制下)和電壓調節器104 —起確保VDD被設置到降低的電壓電平(例如0.8伏)。因此在通常運行一個或兩個(減小的)時鐘周期的掃描捕獲階段期間，以低于集成電路的額定電壓但足夠用于正常功能的電壓電平來供電集成電路(并且足夠低，以確保只能夠以較低電平檢測的某些故障的檢測)。現在，可以檢測出如果將以正常電壓電平(即在本示例中以等于1.2伏的VDD)運行掃描捕獲階段將不能夠被檢測出的IC 100的故障。
[0023]在掃描捕獲階段205的結束時，在點206處，TCU 107將掃描使能信號202設置回邏輯HIGH值。現在進入第三階段，這是另一個掃描移位階段207。在該第三階段207中，T⑶107還將時鐘信號(蹤跡202)設置回第一頻率值。另外，在該第三階段207的開始和整個該第三階段207中，DAC 105和電壓調節器104 —起確保VDD被設置到正常的額定電壓電平，例如1.2伏。在第三階段207期間，由IC 100對在第一階段201期間移入的測試模板的響應被移出到TCU 107中。接收的響應包括掃描測試的結果，并且可以或者在TCU107內或者使用其它測試裝置(未示出)與預期值相比較，以便檢測任何故障。
[0024]在另一個實施例中，在第三階段期間，當正移出第一測試模板的結果時，可從TCU107移入第二測試模板。
[0025]將理解的是:通常，存在穩定(settle)時間，在該穩定時間期間，電壓電平在掃描和捕獲階段之間切換之后(即在點204和206處)，穩定到期望的值。在TCU 107的控制下，在掃描階段和捕獲階段之間切換時，供應給IC 100的電壓自動切換到分別用于移位和捕獲的期望的電壓電平。在一個實施例中，直接切換至DAC輸出電平以覆蓋電壓調節器104的參考電壓。在該實施例中，穩定時間包括DAC的穩定時間和電壓調節器的穩定時間二者。在替代實施例中，DAC的輸出在整個測試序列期間保持不變，并通過改變在線115上供應到電壓調節器104的配置位而完成電壓供給變化。在該替代實施例中，只有電壓調節器104的穩定時間對電壓穩定時間有貢獻。
[0026]低功率微控制器產品目前是市場可獲得的。這些能夠在VLPR “非常低功率運行”模式中操作，在該模式中VSS (通常接地)被偏置到0.2V或0.4V而不是0V。另外，運行頻率從通常的80MHz降到8MHz或4MHz，以便降低功耗。因此，在“BIAS-SCAN”模式中運行這種器件是可能的，該模式對應于VLPR模式，以便測試微控制器(或其它類似的集成電路器件)實際上是否能夠以例如如上所提及的8MHz或4MHz的額定VLPR速度運行。
[0027]因此，在操作的偏置掃描測試模式的示例中，在線109上由T⑶107向電壓調節器104有效偏置掃描使能信號。在掃描移位階段中，VDD被設置到1.2伏，而VSS被設置到零。時鐘頻率被設置到正常掃描移位頻率，例如20MHz。在掃描捕獲階段中，VDD保持在1.2伏，但VSS被偏置到0.2伏，使得與掃描移位階段相比，操作電壓被降低。另外，時鐘頻率被設置到與掃描移位模式相比較低的頻率，例如4MHz。這些測試條件使其能夠確定被測器件在VLPR模式(當VSS被偏置時)中是否能夠以額定的VLPR速度(例如4MHz)操作。
[0028]現在將參考圖1和描述根據發明的用于掃描測試集成電路器件的方法的第一示例。在該示例中，施加到集成電路的操作電壓和時鐘頻率在如下的測試過程期間是變化的。在301處，進入測試模式，并且供給電壓VDD被初始地設置在正常的額定電平，而VSS接地。由TCU 107設置電壓調節器104的狀況。在一個實施例中，可在用于掃描移位和掃描捕獲的期望的電壓電平之間自動切換到集成電路器件的電壓供給。在302處，在正常供給電壓狀況下并以正常的掃描移位速度，即以正常的掃描時鐘頻率，將掃描模板加載到掃描鏈101中。(例如，對于正常操作頻率可高達80MHZ的集成電路，正常的掃描移位頻率通常是20MHz或30MHz)。另外，也以正常的掃描移位速度卸載對先前加載的掃描模板的響應。在303處，在切換到捕獲階段時降低VDD的電平，并且以降低的速度執行模板啟動和響應捕獲；即還降低時鐘頻率。在304處，如果確定將進行進一步的測試，則過程恢復到302。如果所有的測試完成，則過程在305處結束。
[0029]根據發明的用于掃描測試集成電路器件的方法的第二示例如同在參考圖3的第一示例中的那樣進行，除了:在切換到捕獲階段時，通過以小的正電壓來偏置電壓供給的接地參考VSS而降低操作電壓(同時維持VDD的電平)。
[0030]現在將參考圖4描述根據發明的實施例的用于掃描測試的方法的第三示例。該第三示例包括用于掃描鏈故障診斷和恢復的測試。在401處，進入測試模式，并且供給電壓被初始設置在低于正常額定電壓的“安全掃描移位”電壓。該安全掃描移位電壓被設置在這樣的電平，其中預期:將進行掃描移位過程而沒有任何保持時間沖突發生(即沒有任何檢測的故障將能夠對掃描移位過程的故障有貢獻)。在402處，以正常的掃描移位速度但在較低的“安全掃描移位”電壓狀況下將掃描模板加載到掃描鏈101中。另外，也以正常的掃描移位速度卸載對先前加載的掃描模板的響應。在403處，在切換到捕獲階段時，供給電壓升高到正常的額定供給電壓，并且以正常的捕獲速度執行模板啟動和響應捕獲，以檢測在期望的狀況(電壓和時鐘速度)下的故障而不損害測試質量。在404處，如果確定將進行進一步的測試，則過程恢復到402。如果所有的測試完成，則過程在405處結束。如果集成電路未通過以正常掃描序列的掃描測試，但通過了該掃描序列401-405，則先前檢測的故障可被識別為該故障源起于掃描移位過程中。可通過使用本文中參考圖4所述的掃描測試方法安全地恢復由于掃描移位故障(由于掃描路徑上的時序問題)產生的損失。可通過以不同的電壓電平測試掃描鏈模板直到獲得期望的結果，來發現安全掃描移位電壓。在一個示例中，通過以不同的電壓運行多個掃描鏈測試直到檢測不到任何掃描移位故障，而確定用于第一電壓電平的值。該無故障狀況發生處的電壓電平是安全掃描移位電壓電平。
[0031 ] 如本文中所討論的連接可以是適合于例如經由中間器件而從各個節點、單元或器件或向各個節點、單元或器件傳送信號的任何類型的連接。因此，除非暗示或另有說明，連接例如可以是直接連接或間接連接。可參考是單個連接、多個連接、單向連接或雙向連接來示出或描述連接。然而，不同實施例可改變連接的實現方式。例如，可使用分離的單向連接而不是雙向連接，或反之亦然。另外，可用串行或以時間復周方式傳送多個信號的單個連接替換多個連接。同樣地，攜帶多個信號的單個連接可以被分離成攜帶這些信號的子集的各種不同的連接。因此，存在用于傳送信號的許多選項。
[0032]本文中所述的信號可被設計為正或負邏輯。在負邏輯信號的情況下，信號是低電平有效，其中邏輯真狀態對應于邏輯電平O。在正邏輯信號的情況下，信號是高電平有效，其中邏輯真狀態對應于邏輯電平I。注意的是:本文所述的任何信號可被設計為或者負或者正的邏輯信號。因此，在替代實施例中，被描述為正邏輯信號的那些信號可被實現為負邏輯信號，而被描述為負邏輯信號的那些信號可被實現為正邏輯信號。
[0033]為了說明和描述的目的，已經呈現了本發明的優選實施例的描述，但并非旨在窮舉或將本發明限制于公開的形式。本領域技術人員應當理解:可對在不脫離上述實施例的廣泛的發明構思的情況下，做出對上述實施例的改變。因此理解的是:本發明并不限于公開的特定實施例，而是涵蓋如由所附權利要求限定的本發明的精神和范圍內的改變。
【主權項】
1.一種測試電路，用于具有至少一個掃描鏈的集成電路(IC)器件，該測試電路包括: 控制單元，可操作地耦合到所述至少一個掃描鏈，用于將測試模板和時鐘信號施加到所述至少一個掃描鏈； 電壓供給模塊，可操作地耦合到所述控制單元和所述IC器件，用于將操作電壓施加到所述IC器件， 其中，所述控制單元在掃描移位階段將操作電壓設置到第一電壓電平，并將時鐘信號的頻率設置到第一頻率值，并且在掃描捕獲階段，所述控制單元將所述操作電壓設置到不同于所述第一電壓電平的第二電壓電平，并將所述時鐘信號的頻率設置到第二頻率值。2.根據權利要求1所述的測試電路，其中，所述第二電壓電平低于所述第一電壓電平，而所述第二時鐘頻率值低于所述第一時鐘頻率值。3.根據權利要求1所述的測試電路，其中，所述第二電壓電平高于所述第一電壓電平。4.根據權利要求3所述的測試電路，其中，所述控制單元控制所述電壓供給模塊，以將所述第一電壓電平設置到等于所述IC器件的額定電壓的電壓電平。5.根據權利要求4所述的測試電路，其中，所述控制單元控制所述電壓供給模塊，以通過正偏置所述電壓供給模塊的接地參考而將所述第二電壓電平設置到小于所述第一電壓電平的值。6.根據權利要求3所述的測試電路，其中，所述控制單元控制所述電壓供給模塊，以將所述第二電壓電平設置到等于所述IC器件的額定電壓的電壓電平。7.一種用于測試集成電路IC的方法，所述集成電路包括用于接收測試模板和時鐘信號的至少一個掃描鏈，該方法包括: 在掃描移位階段，將所述IC的操作電壓設置到第一電壓電平，并將所述時鐘信號的頻率設置到第一頻率值；以及 在掃描捕獲階段，將所述操作電壓設置到不同于所述第一電壓電平的第二電壓電平，并將所述時鐘信號的頻率設置到第二頻率值。8.根據權利要求7所述的方法，還包括:將所述第二電壓電平設置到低于所述第一電壓電平的電平，并將所述第二時鐘頻率值設置到低于所述第一時鐘頻率值的值。9.根據權利要求8所述的方法，還包括:將所述第一電壓電平設置到等于所述IC的額定電壓的電平。10.根據權利要求7所述的方法，還包括:將所述第二電壓電平設置到高于所述第一電壓電平的電平。11.根據權利要求10所述的方法，還包括:將所述第二電壓電平設置到等于所述IC的額定電壓的電平。12.根據權利要求10所述的方法，還包括:通過以不同電壓運行多個掃描鏈測試直到檢測不到任何掃描移位故障，而確定所述第一電壓電平的值。13.根據權利要求7所述的方法，還包括: 在第一掃描移位階段，將第一測試模板移入所述掃描鏈中，以及 在所述掃描捕獲階段之后的第二掃描移位階段，將對所述第一測試模板的響應從所述掃描鏈移出， 其中在所述第一掃描移位階段和第二掃描移位階段二者期間，所述IC的操作電壓被設置到所述第一電壓電平，而所述時鐘信號的頻率被設置到所述第一頻率值。14.根據權利要求13所述的方法，其中，在所述第二掃描移位階段期間，第二測試模板被掃描到所述掃描鏈中。15.—種集成電路IC器件，包括: 至少一個掃描鏈； 測試控制單元，可操作地耦合到所述掃描鏈，用于將測試模板和時鐘信號施加到所述掃描鏈；以及 電壓供給模塊，可操作地耦合到所述測試控制單元，用于將操作電壓施加到所述掃描鏈， 其中，所述測試控制單元被布置成:在掃描移位階段，將所述操作電壓設置到第一電壓電平，并將所述時鐘信號的頻率設置到第一頻率值，并且在掃描捕獲階段，將所述操作電壓設置到不同于所述第一電壓電平的第二電壓電平，并將所述時鐘信號的頻率設置到第二頻率值。
【文檔編號】G01R31/3181GK105891703SQ201410858263
【公開日】2016年8月24日
【申請日】2014年12月22日
【發明人】張旺根, 丁黃勝, 吳建舟
【申請人】飛思卡爾半導體公司