一種印制電路板pcb的測試方法、pcb的制作方法以及pcb的制作方法
【專利摘要】一種印制電路板PCB的測試方法、PCB的制作方法以及PCB。該測試方法包括：在PCB的每個信號層設置一段走線；其中，所述一段走線具有預定阻值、預定寬度、預定厚度，在同一信號層，所述預定厚度與信號走線的厚度相同；所述走線的長度通過所述預定阻值、所述預定寬度、所述預定厚度、所述走線電阻率確定；將所述走線通過至少一對過孔引到所述PCB的表層；通過所述至少一對過孔測試得到所述走線的測試值；所述測試值用于表征所述走線的測試電阻值；通過所述測試值和用于表征所述預定阻值的預定閾值確定所述每個信號層的信號走線的線寬和線厚是否符合標準。
【專利說明】
一種印制電路板PCB的測試方法、PCB的制作方法以及PCB
技術領域
[0001]本發明涉及印制電路板技術領域，尤其涉及一種印制電路板PCB的測試方法、PCB的制作方法以及PCB。
【背景技術】
[0002]印制電路板(英文:Printed Circuit Board，簡稱:PCB)的線寬和線厚是指PCB的各信號層內走線的寬度及銅箔厚度。通常情況下使用方會對PCB廠商做基礎規范要求，PCB各性能指標必須滿足各項設計要求。PCB廠商根據這些詳細的設計要求加工PCB，使用方以此規范進行驗收，其中線寬和線厚是一項重要的驗收指標。
[0003]線寬和線厚作為PCB的固有特性和重要性能指標，其超標屬于PCB來料缺陷，嚴重時會直接引起信號走線特性阻抗偏離，而對于硬件設計來說，其信號走線特性阻抗必須要嚴格控制好，因其直接影響到單板硬件的信號質量。
[0004]在現有技術中，通常有兩種線寬和線厚的檢測方式。第一種:在PCB出廠前進行批次抽檢，使用簡易的手持式線寬測試儀及手持式通后測試儀人工檢測，所有的測試數據人工記錄并保存，常見的測試儀例如0XF0RD-95M。第二種，PCB使用方做來料質量控ffjij (英文:Incoming Quality Control，簡稱:IQC)，使用時域反射(英文:Time_DomainReflectometry，簡稱:TDR)專業儀表測試單板信號走線的特性阻抗，常見的儀器有CSA8200。
[0005]然而第一種檢測方式測量儀器簡單，測試誤差較大，測量較耗時，所以無法實現批量檢測。第二種需要購買專業儀器儀表，測試成本高，所以也無法實現批量檢測。因此，現有技術中線寬和線厚的檢測方式檢測比例受限，檢測效率低。
【發明內容】
[0006]本發明實施例提供一種印制電路板PCB的測試方法、PCB的制作方法以及PCB，用以解決現有技術中檢測線寬和線厚的方法效率較低的技術問題。
[0007]第一方面，本發明實施例提供了一種PCB的測試方法，包括:
[0008]在PCB的每個信號層設置一段走線;其中，所述一段走線具有預定阻值、預定寬度、預定厚度，在同一信號層，所述預定厚度與信號走線的厚度相同;所述走線的長度通過所述預定阻值、所述預定寬度、所述預定厚度、所述走線電阻率確定;將所述走線通過至少一對過孔引到所述PCB的表層;通過所述至少一對過孔測試得到所述走線的測試值;所述測試值用于表征所述走線的測試電阻值;通過所述測試值和用于表征所述預定阻值的預定閾值確定所述每個信號層的信號走線的線寬和線厚是否符合標準。
[0009]通過本發明實施例中的方法，因為測試走線的用于表征走線的測試電阻值的儀器較簡單，成本較低，例如萬用表，而且因為只要測試走線的測試電阻值，所以用時較短，通常為微秒級的，所以從成本以及測試用時上支持可以批量測試PCB的線寬以及線厚是否符合標準，所以提高了測試線寬和線厚的效率。
[0010]結合第一方面，在第一方面的第一種可能的實現方式中，所述每個信號層的所述走線之間在電性上相互獨立;或，所述每個信號層的所述走線之間以并聯的方式相互連接；
[0011]對應的，通過所述測試值和用于表征所述預定阻值的預定閾值確定所述每個信號層的信號走線的線寬和線厚是否符合標準，包括:
[0012]確定所述測試值和所述預定閾值之間的差值是否在預設誤差范圍內；在所述差值在所述預設誤差范圍內時，確定所述信號走線的線寬和線厚符合標準;在所述差值在所述預設誤差范圍之外時，確定所述信號走線的線寬和/或線厚不符合標準。
[0013]結合第一方面，在第一方面的第二種可能的實現方式中，所述每個信號層的所述走線之間以串聯的方式相互連接；
[0014]對應的，通過所述測試值和用于表征所述預定阻值的預定閾值確定所述每個信號層的信號走線的線寬和線厚是否符合標準，包括:
[0015]確定所述測試值和所述每個信號層的所述預定閾值之和之間的差值是否在預設范圍內；在所述差值在所述預設誤差范圍內時，確定所述信號走線的線寬和線厚符合標準；在所述差值在所述預設誤差范圍之外時，確定所述信號走線的線寬和/或線厚不符合標準。
[0016]第二方面，本發明實施例提供一種印制電路板PCB的制作方法，包括:
[0017]在PCB的每個信號層設置一段走線;其中，所述一段走線具有預定阻值、預定寬度、預定厚度，在同一信號層，所述預定厚度與信號走線的厚度相同;所述走線的長度通過所述預定阻值、所述預定寬度、所述預定厚度、所述走線電阻率確定;將所述走線通過至少一對過孔引到所述PCB的表層;其中，所述至少一對過孔被用于測試所述走線的測試值，所述測試值用于表征所述走線的測試電阻值。
[0018]通過本實施例中的方法，可以制作一種便于測試線寬及線厚的PCB，在不影響PCB的性能的情況下，實現快速高效的測試線寬及線厚是否符合標準。
[0019]結合第二方面，在第二方面的第一種可能的實現方式中，所述方法還包括:
[0020]在所述至少一對過孔之上設置焊盤;其中，所述焊盤放置在所述至少一對過孔上或者通過引線與所述至少一對過孔相連。
[0021 ]第三方面，本發明實施例提供一種印制電路板PCB，包括:
[0022]至少一個信號層，在每個信號層上設置有一段走線以及信號走線;其中，所述一段走線具有預定阻值、預定寬度、預定厚度，在同一信號層，所述預定厚度與所述信號走線的厚度相同；所述走線的長度通過所述預定阻值、所述預定寬度、所述預定厚度、所述走線電阻率確定;至少一對過孔，分別貫穿于所述走線的兩端的上方PCB層;其中，所述至少一對過孔被用于測試所述走線的測試值，所述測試值用于表征所述走線的測試電阻值。
[0023]結合第三方面，在第三方面的第一種可能的實現方式中，所述PCB還包括:
[0024]至少一對引線，分別位于所述至少一對過孔中，與所述一段走線的兩端電性相連。通過該引線，可以方便的測量走線的測試電阻值。
[0025]結合第三方面的第一種可能的實現方式，在第三方面的第二種可能的實現方式中，所述PCB還包括:焊盤，設置在所述至少一對過孔之上；其中，所述焊盤放置在所述至少一對過孔上或者通過引線與所述至少一對過孔相連。通過設置焊盤，一方面便于封裝PCB，另一方面可以方便與測試儀器進行電性連接。
[0026]在上述的任一種可能的實現方式中，所述走線為不同于所述信號走線的走線;或，所述走線為所述信號走線的部分。
[0027]在上述的任一種可能的實現方式中，所述每個信號層的所述走線之間在電性上相互獨立;或，所述每個信號層的所述走線之間以并聯的方式相互連接;或，所述每個信號層的所述走線之間以串聯的方式相互連接。
【附圖說明】
[0028]圖1為本發明實施例提供的一種PCB的制作方法的流程圖；
[0029]圖2為本發明實施例提供的一種原理圖網表關系示意圖；
[0030]圖3a_圖3b為本發明實施例提供的一種每個信號走線之間的關系的示意圖；
[0031 ]圖4a_圖4d為本發明實施例提供的一種PCB的結構圖；
[0032]圖5為本發明實施例提供的一種PCB的線寬和線厚的測試方法的流程圖；
[0033]圖6為本發明實施例提供的一種測試走線的電阻的等效電路圖。
【具體實施方式】
[0034]本發明實施例提供一種印制電路板PCB的測試方法、PCB的制作方法以及PCB，用以解決現有技術中檢測線寬和線厚的方法效率較低的技術問題。
[0035]以下將詳細描述本發明實施例中方案的實施過程、目的。
[0036]本文中術語“和/或”，僅僅是一種描述關聯對象的關聯關系，表示可以存在三種關系，例如，六和/或B，可以表示:單獨存在A，同時存在A和B，單獨存在B這三種情況。另外，本文中字符，一般表示前后關聯對象是一種“或”的關系。
[0037]請參考如圖1所示，為本發明實施例中PCB的制作方法的流程圖。如圖1所示，該方法包括:
[0038]步驟101:在PCB的每個信號層設置一段走線；其中，所述一段走線具有預定阻值、預定寬度、預定厚度，在同一信號層，所述預定厚度與信號走線的厚度相同；所述走線的長度通過所述預定阻值、所述預定寬度、所述預定厚度、所述走線電阻率確定；
[0039]步驟102:將所述走線通過至少一對過孔引到所述PCB的表層。
[0040]可選的，在PCB的設計階段，每個PCB都有一個PCB文件(文件格式為*.brd)，該PCB文件記錄了用于生成PCB的信息，包括PCB的層次，例如有多少層，分別是什么層，每層對線厚的要求。
[0041 ]然后在PCB的原理圖(文件格式為pr j，*.dprj)上，每個信號層增加一個網絡并建立原理圖網表關系。每個網絡采用類似的結構。每個網絡包括:一個網絡標識(ID)點，該網絡ID點與PCB上的其它功能器件沒有電性連接。
[0042]請參考圖2所示，假設當前設計的PCB包括8層信號層，不包括電源層以及接地層。圖2左側的圓形點代表每個信號層的網絡ID，例如ID68至ID75。右側的方塊以及連線表示網絡走線。網絡O與第η層信號層對應。η取值為O至8。
[0043]需要說明的是，圖2僅僅是圖紙體現，所以在原理圖上可以沒有真正的走線。圖2所示的原理圖網表關系是用來指導PCB制造商在制造PCB時，在這些信號層分別設置走線。
[0044]因此，在PCB布局布線時，分別在PCB每個信號層設置一段走線。其中，所述一段走線具有預定阻值、預定寬度、預定厚度。在同一信號層，預定厚度與信號走線的厚度相同。如在PCB文件中可以獲知每層信號層對信號走線的線厚的要求，所以在同一個信號層，所述一段走線的預定厚度與要求的信號走線的線厚相同。
[0045]所述走線的長度通過所述預定阻值、所述預定寬度、所述預定厚度、所述走線電阻率確定。
[0046]具體而言，導體的直流電阻計算公式為公式(I)。
[0047]R = p*L/S 公式(I)
[0048]其中，R為電阻，在設計走線時，可以預定一個電阻值，例如I歐或者2歐。P為電阻率，對于已知的導體材料，電阻率是一個已知的常數。而S取決于走線的厚度h和線寬1，所以由公式(I)可以得到公式(2)。
[0049]R = p*L/(h*l)公式(2)
[0050]在PCB設計走線時，走線的厚度h是已知的。因此，走線的線寬I和長度L決定最終的電阻R。在本實施例中，電阻R是預定好的阻值，所以通過公式(2)可以預定線寬I和長度L。
[0051]然后，在布置正常信號走線的同時，或之前或之后，還在每個信號層設置一段走線，該段走線具有預定阻值、預定寬度、預定厚度、預定長度。
[0052]接下來執行步驟102，即將所述走線通過至少一對過孔引到PCB的表層。因為信號層通常位于PCB的內層，為了便于后續測試，在走線的兩端的位置打過孔，然后把所述走線弓丨到PCB的表層。如此，可以通過過孔可以測試所述走線的阻值、電流或者電壓。
[0053]可選的，為了方便后續測試以及PCB的封裝，還在至少一對過孔上設置焊盤。所述焊盤放置在所述至少一對過孔上或者通過引線與所述至少一對過孔相連。因此，在后續測試時，可以直接通過焊盤測試所述走線的阻值、電流或者電壓。
[0054]可選的，所述走線可以是不同于正常信號走線的走線，例如在信號走線外單獨設置一段走線，該走線不與PCB上的元器件連接。
[0055]可選的，走線還可以是信號走線的一部分。例如在信號層，本身就需要布局信號走線，那么就可以按照信號線的預定阻值、厚度、寬度確定選取的信號走線的長度L，然后在選取的長度為L的信號走線的兩端對應的位置打過孔通到表層。
[0056]在上述兩種情況下，每個信號層的走線之間在電性上是相互獨立的。在這兩種情況下，每一層信號層設置的走線的預定阻值、寬度以及長度均可以不同。
[0057]可選的，每個信號層的走線之間以并聯的方式相互連接。具體請參考圖3a所示，在本例中，仍然以8層信號層為例進行說明。在每一層信號層10上，走線20都設置在相同的垂直位置上，所以每一層的過孔40都打在相同的位置上，然后引線50穿出表層30上的過孔40。此時每段走線20之間是并聯的方式。在這種并聯方式下，每一層信號層10上的走線20的長度、寬度與厚度、材質均相同。
[0058]可選的，每個信號層的所述走線之間以串聯的方式相互連接。請參考圖3b所示。在本例中，仍然以7層信號層為例進行說明。走線20為一根完整的走線，該走線20的長度通過預定電阻、線厚、線寬確定。走線20通過過孔40貫穿每個信號層10。在打過孔時，可以在走線20的起始端處打一個過孔，通過引線50將走線20引出到表層30。并在走線20的結束端打一個過孔，通過引線50將走線20引出到表層30。如在圖3b中，在最下面一層信號層10，右側為走線20的起始端，然后走線20通過過孔40貫穿于每個信號層10，然后在最上面的信號層20上走一定長度之后，然后在走線20的末端對應的位置上，在表層30打一個過孔40，然后引線50將末端引出至表層30。在起始端上面的信號層10和表層30上打一個過孔，將起始端通過引線50引出至表層30。
[0059]需要說明的是，每一層信號層的走線的長度可以不等，也可以相等。在不等時，走線貫穿信號層的過孔與引線所在的過孔可能是不同的過孔。
[0060]通過前述方法制作的PCB可以包括:至少一個信號層，在每個信號層上設置有一段走線以及信號走線；其中，所述一段走線具有預定阻值、預定寬度、預定厚度，在同一信號層，所述預定厚度與所述信號走線的厚度相同；所述走線的長度通過所述預定阻值、所述預定寬度、所述預定厚度、所述走線電阻率確定;至少一對過孔，分別貫穿于所述走線的兩端的上方PCB層。
[0061]可選的，所述走線為不同于所述信號走線的走線;或，所述走線為所述信號走線的部分。
[0062]可選的，每個信號層的所述走線之間在電性上相互獨立;或，所述每個信號層的所述走線之間以并聯的方式相互連接;或，所述每個信號層的所述走線之間以串聯的方式相互連接。
[0063]可選的，該PCB還包括:至少一對引線，分別位于所述至少一對過孔中，與所述一段走線的兩端電性相連。
[0064]可選的，該PCB還包括:焊盤，設置在所述至少一對過孔之上；其中，所述焊盤放置在所述至少一對過孔上或者通過引線與所述至少一對過孔相連。
[0065 ]以下將舉例說明本實施例中的PCB的結構。請參考圖4a和圖4b所示，為本發明實施例提供的一種PCB的結構圖。該PCB例如為通過前述方式制作的。其中，圖4a為PCB的剖視圖，圖4b為PCB的俯視圖。
[0066]如圖4a所示，信號層201上設置有走線202。走線202的兩端對應的上方PCB層，信號層301、信號層401和表層501設置有一對過孔203。一對引線204分別位于一對過孔203中，與走線202的兩端電性連接。
[0067]在圖4b的表層501上，可以看到過孔對403、過孔對303和過孔對203。
[0068]當然，在圖4a和圖4b中，每個信號層的走線是單獨設置的，而且在垂直方向上位置不重疊，所以可以看到如圖4b所示的過孔對。
[0069]如果是每個信號層的走線是并聯的或者串聯的，那么在表層上將會只有一對過孔。
[0070]進一步，可以在過孔對上設置焊盤，請參考圖4c所示。對應于過孔對203，其上設置有焊盤對205，對應于過孔對303，其上設置有焊盤對305，對應于過孔對403，其上設置有焊盤對405。
[0071]可選的，每段走線的兩端可以打兩對或兩對以上的過孔，請參考圖4d所示。假設走線202的兩端對應有兩對過孔203。過孔的數量較多時，相對過孔數量較少的情況，測量結果會更準確。
[0072]可選的，在每段走線對應有至少兩對過孔時，每對過孔呈軸對稱分布。
[0073]接下來請參考圖5所示，為本發明實施例提供的一種PCB的測試方法的流程圖。該方法包括:步驟101、步驟102、步驟103和步驟104。其中，步驟101和步驟102與前述步驟101和步驟102相同。
[0074]步驟103為:通過所述至少一對過孔測試得到所述走線的測試值;所述測試值用于表征所述走線的測試電阻值；
[0075]步驟104為:通過所述測試值和用于表征所述預定阻值的預定閾值確定所述每個信號層的信號走線的線寬和線厚是否符合標準。
[0076]其中，步驟103和步驟104的執行階段可以是在PCB的制作過程中，也可以是在PCB到達PCB需求方時進行測試。例如同步到單板在線測試(英文:In-Circuit Test，簡稱:ICT)、功能測試(英文:Funct1nal Test，簡稱:FT)中。
[0077]在步驟103中，所述測試值用于表征所述走線的測試電阻值，所以可以通過所述至少一對過孔測試所述走線的測試電阻值，例如使用毫歐級的電阻測試技術對走線的電阻進行測量。在實際運用中，也可以根據歐姆定律，電阻等于電壓除以電流，測量電壓和電流，然后根據歐姆定律計算得到走線的實際電阻。或者測試值也可以直接是電流或電壓。
[0078]請參考圖6所示，為走線的電阻測試時的一種可能的等效電路。在本例中，假設走線對應兩對過孔，一對為過孔a、過孔d，另一對為過孔b和過孔c C3Rx是走線的直流電阻，r 1、r2、r3和r4是PCB及測試儀器引入的接觸電阻。測試系統驅動電壓源DCV，電流為II，測量電阻Rx的電壓V，電流12，因為電壓表內阻非常大，所以12約等于0，所以r2和r3相對于電壓表可以忽略不計，而流經rl和r2的電流與Rx的電流是相同的，都為II，所以Rx = V/Il，該公式稱為公式(3)。公式(3)是符合歐姆定律的公式。
[0079]相應的，在步驟104中，通過測試值和用于表征所述預定阻值的預定閾值確定每個信號層的信號走線的線寬和線厚是否符合標準。在同一次比較中，測試值和表征預定阻值的預定閾值屬于同一類型的參數，例如均為電阻、電壓或電流。
[0080]需要說明的是，當每個信號層的所述走線之間在電性上相互獨立;或，所述每個信號層的所述走線之間以并聯的方式相互連接時，步驟104包括:確定所述測試值和所述預定閾值之間的差值是否在預設誤差范圍內；在所述差值在所述預設誤差范圍內時，確定所述信號走線的線寬和線厚符合標準;在所述差值在所述預設誤差范圍之外時，確定所述信號走線的線寬和/或線厚不符合標準。
[0081]而對于每個信號層的走線之間以串聯的方式相互連接的情況，步驟104有兩種處理方式，第一種方式:確定所述測試值和所述每個信號層的所述預定閾值之和之間的差值是否在預設范圍內；在所述差值在所述預設誤差范圍內時，確定所述信號走線的線寬和線厚符合標準;在所述差值在所述預設誤差范圍之外時，確定所述信號走線的線寬和/或線厚不符合標準。在該種方式下，將每段走線的預定閾值進行求和，因為在步驟103中測量的也是所有走線的串聯電阻。
[0082]第二種方式，在步驟101中，預定阻值和長度是指所有走線加起來的情況，即設計一根走線，貫穿所有信號層即可，這種情況需要每層信號層對走線的厚度的要求是相同的。對應的，步驟104包括:確定所述測試值和所述預定閾值之間的差值是否在預設范圍內；在所述差值在所述預設誤差范圍內時，確定所述信號走線的線寬和線厚符合標準;在所述差值在所述預設誤差范圍之外時，確定所述信號走線的線寬和/或線厚不符合標準。
[0083]舉例來說，當Rx大于R超出預設誤差范圍時，根據公式(I)，則說明走線的線寬h和/或線厚I比設計要求的小，有線幼和/或銅箔厚度不足的缺陷。
[0084]當Rx小于R超出預設誤差范圍時，根據公式(I)，則說明走線的線寬h和/或線厚I比設計要求的大，有走線過寬和/或銅箔過厚的缺陷。
[0085]因為該走線和信號走線是相同的加工設備加工的，所以如果這段走線的線寬和線厚有缺陷，那么也說明其它信號走線的線寬和線厚是有缺陷的，不符合標準。
[0086]需要說明的是，在判斷的過程中，設置有預設誤差范圍，這樣可以消除一些測量或者其它因素帶來的誤差，進而避免誤判斷。
[0087]由以上描述可以看出，本發明實施例提供一種PCB制作方法及測試方法，通過該方法制作的PCB具有可測試性，而且測試方法簡單，成本低，測試速度快，所以提高了測試效率，可以實現批量檢測。
[0088]顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。
【主權項】
1.一種印制電路板PCB的測試方法，其特征在于，包括: 在PCB的每個信號層設置一段走線;其中，所述一段走線具有預定阻值、預定寬度、預定厚度，在同一信號層，所述預定厚度與信號走線的厚度相同；所述走線的長度通過所述預定阻值、所述預定寬度、所述預定厚度、所述走線電阻率確定； 將所述走線通過至少一對過孔引到所述PCB的表層； 通過所述至少一對過孔測試得到所述走線的測試值;所述測試值用于表征所述走線的測試電阻值； 通過所述測試值和用于表征所述預定阻值的預定閾值確定所述每個信號層的信號走線的線寬和線厚是否符合標準。2.如權利要求1所述的方法，其特征在于，所述走線為不同于所述信號走線的走線;或，所述走線為所述信號走線的部分。3.如權利要求1所述的方法，其特征在于，所述每個信號層的所述走線之間在電性上相互獨立;或，所述每個信號層的所述走線之間以并聯的方式相互連接； 對應的，通過所述測試值和用于表征所述預定阻值的預定閾值確定所述每個信號層的信號走線的線寬和線厚是否符合標準，包括: 確定所述測試值和所述預定閾值之間的差值是否在預設誤差范圍內； 在所述差值在所述預設誤差范圍內時，確定所述信號走線的線寬和線厚符合標準；在所述差值在所述預設誤差范圍之外時，確定所述信號走線的線寬和/或線厚不符合標準。4.如權利要求1所述的方法，其特征在于，所述每個信號層的所述走線之間以串聯的方式相互連接； 對應的，通過所述測試值和用于表征所述預定阻值的預定閾值確定所述每個信號層的信號走線的線寬和線厚是否符合標準，包括: 確定所述測試值和所述每個信號層的所述預定閾值之和之間的差值是否在預設范圍內； 在所述差值在所述預設誤差范圍內時，確定所述信號走線的線寬和線厚符合標準；在所述差值在所述預設誤差范圍之外時，確定所述信號走線的線寬和/或線厚不符合標準。5.如權利要求1-4任一項所述的方法，其特征在于，所述方法還包括: 在所述至少一對過孔之上設置焊盤;所述焊盤放置在所述至少一對過孔上或者通過引線與所述至少一對過孔相連。6.—種印制電路板PCB的制作方法，其特征在于，包括: 在PCB的每個信號層設置一段走線;其中，所述一段走線具有預定阻值、預定寬度、預定厚度，在同一信號層，所述預定厚度與信號走線的厚度相同；所述走線的長度通過所述預定阻值、所述預定寬度、所述預定厚度、所述走線電阻率確定； 將所述走線通過至少一對過孔引到所述PCB的表層； 其中，所述至少一對過孔被用于測試所述走線的測試值，所述測試值用于表征所述走線的測試電阻值。7.如權利要求6所述的方法，其特征在于，所述走線為不同于所述信號走線的走線;或，所述走線為所述信號走線的部分。8.如權利要求6所述的方法，其特征在于，所述每個信號層的所述走線之間在電性上相互獨立;或，所述每個信號層的所述走線之間以并聯的方式相互連接;或，所述每個信號層的所述走線之間以串聯的方式相互連接。9.如權利要求6-8任一項所述的方法，其特征在于，所述方法還包括: 在所述至少一對過孔之上設置焊盤;其中，所述焊盤放置在所述至少一對過孔上或者通過引線與所述至少一對過孔相連。10.—種印制電路板PCB，其特征在于，包括: 至少一個信號層，在每個信號層上設置有一段走線以及信號走線;其中，所述一段走線具有預定阻值、預定寬度、預定厚度，在同一信號層，所述預定厚度與所述信號走線的厚度相同；所述走線的長度通過所述預定阻值、所述預定寬度、所述預定厚度、所述走線電阻率確定； 至少一對過孔，分別貫穿于所述走線的兩端的上方PCB層； 其中，所述至少一對過孔被用于測試所述走線的測試值，所述測試值用于表征所述走線的測試電阻值。11.如權利要求10所述的PCB，其特征在于，所述走線為不同于所述信號走線的走線；或，所述走線為所述信號走線的部分。12.如權利要求10所述的PCB，其特征在于，所述每個信號層的所述走線之間在電性上相互獨立;或，所述每個信號層的所述走線之間以并聯的方式相互連接;或，所述每個信號層的所述走線之間以串聯的方式相互連接。13.如權利要求10-12所述的PCB，其特征在于，所述PCB還包括: 至少一對引線，分別位于所述至少一對過孔中，與所述一段走線的兩端電性相連。14.如權利要求13所述的PCB，其特征在于，所述PCB還包括: 焊盤，設置在所述至少一對過孔之上;其中，所述焊盤放置在所述至少一對過孔上或者通過引線與所述至少一對過孔相連。
【文檔編號】H05K1/11GK105865319SQ201610201026
【公開日】2016年8月17日
【申請日】2016年3月31日
【發明人】張偉, 朱青松, 盧艷麗
【申請人】華為技術有限公司