檢測電路的制作方法
【專利摘要】檢測電路，避免了檢測電路在電源剛剛起動后的誤檢測。作為解決手段，檢測電路具有：設于電壓輸入端子與電壓輸出端子之間的輸出晶體管、以及對與電壓輸出端子連接的負載的開路進行檢測的負載開路檢測電路，負載開路檢測電路的輸出電路具有第1晶體管和第2晶體管串聯連接的結構，該第1晶體管與輸出晶體管共柵連接，該第2晶體管的柵極被輸入表示檢測出負載開路的信號，第1晶體管構成為在輸出晶體管截止時截止。
【專利說明】
檢測電路
技術領域
[0001]本發明涉及對所連接的負載的開路進行檢測的檢測電路。
【背景技術】
[0002]圖6是以往的檢測電路。以往的檢測電路具有電壓輸入端子401、電壓輸出端子40 2、輸出晶體管40 3、控制電路404、檢測與電壓輸出端子40 2連接的負載的開路的負載開路檢測電路405、以及負載開路檢測電路405的輸出端子406。
[0003]控制電路404對輸出晶體管403進行導通/截止控制。負載開路檢測電路405在檢測出與電壓輸出端子402連接的負載的開路時，對輸出端子406輸出檢測信號。
[0004]在負載開路檢測電路405中，為了檢測與電壓輸出端子402連接的負載的開路，常常使用監視輸出晶體管403的電流的方法。例如，在電壓輸入端子401與輸出晶體管403之間設置電阻410，利用其兩端產生的電壓進行判定。在與電壓輸出端子402連接的負載的開路狀態下，輸出晶體管403中應該不會流過電流，因此如上述那樣檢測與電壓輸出端子402連接的負載的開路。
[0005]專利文獻I:日本特開平6 — 289087號公報
[0006]輸出晶體管403為了對應于與電壓輸出端子402連接的負載而流過較大電流，元件尺寸較大、輸入電容也較大。為了對輸出晶體管403的較大的輸入電容進行充電/放電而進行導通/截止控制，在物理意義上需要時間，因此輸出晶體管403難以在檢測電路的電源起動時立即成為導通狀態。因此，在檢測電路的電源剛剛起動后，輸出晶體管403示出截止狀態，盡管實際上并未成為負載的開路狀態，但電阻410中不產生電壓。
[0007]因此，在圖6所示的以往的檢測電路中，存在在檢測電路的電源剛剛起動后，電阻410中產生的電壓較小而被負載開路檢測電路405誤判定的問題。
【發明內容】
[0008]本發明正是為了消除以上那樣的問題而提出的，提供一種避免了在檢測電路的電源剛剛起動后的誤檢測的檢測電路。
[0009]為了解決以往的問題，本發明的檢測電路如下這樣構成。
[0010]檢測電路具有:設于電壓輸入端子和電壓輸出端子之間的輸出晶體管、以及對與電壓輸出端子連接的負載的開路進行檢測的負載開路檢測電路，負載開路檢測電路的輸出電路具有第I晶體管與第2晶體管串聯連接的結構，該第I晶體管與輸出晶體管共柵連接，該第2晶體管的柵極被輸入表示檢測出負載開路的信號，第I晶體管構成為在輸出晶體管截止時截止。
[0011]根據本發明的檢測電路，能夠提供避免了電源剛剛起動后的誤檢測的檢測電路。
【附圖說明】
[0012]圖1是示出本實施方式的檢測電路的說明圖。
[0013]圖2是示出本實施方式的檢測電路的另一例的說明圖。
[0014]圖3是示出本實施方式的檢測電路的另一例的說明圖。
[0015]圖4是示出本實施方式的檢測電路的另一例的說明圖。
[0016]圖5是示出本實施方式的檢測電路的電壓電路的一例的說明圖。
[0017]圖6是示出以往的檢測電路的說明圖。
[0018]標號說明
[0019]101、102、301:電壓源；103:比較器；106、107:電流源；302:放大器;404:控制電路;405:負載開路檢測電路。
【具體實施方式】
[0020]以下，參照附圖對本實施方式進行說明。
[0021]圖1是示出本實施方式的檢測電路的說明圖。
[0022]本實施方式的檢測電路具有電壓輸入端子401、電壓輸出端子402、連接在電壓輸入端子401與電壓輸出端子402之間的輸出晶體管403、控制電路404、負載開路檢測電路405、負載開路檢測電路405的輸出端子406以及電阻410。負載開路檢測電路405對與電壓輸出端子402連接的負載的開路進行檢測。電阻410為了監視輸出晶體管403的電流，產生與該電流對應的電壓。
[0023]負載開路檢測電路405具有電壓電路101、電壓源102、比較器103、晶體管104、晶體管105和電流源106。電壓電路101產生基于在電阻410的兩端產生的電壓的VSS基準的電壓VSIG。電壓源102產生基準電壓VREF。比較器103對電壓VSIG與基準電壓VREF進行比較，控制晶體管104的導通/截止。晶體管105和輸出晶體管403被共柵連接，且晶體管105與晶體管104串聯連接。電流源106與串聯連接的晶體管104和105串聯連接，其連接點與輸出端子406連接。晶體管104、105和電流源106構成負載開路檢測電路405的輸出電路。
[0024]圖5是示出電壓電路1I的一例的電路圖。圖5所示的電壓電路1I具有輸入端子300和301、放大器302、電阻304和305、晶體管303及輸出端子306。輸入端子300與電阻410的電壓輸入端子401側的端子連接。輸入端子301與電阻410的另一個端子連接。
[0025]電壓電路101將對以電壓輸入端子401的電壓為基準的電阻410兩端的電壓按電阻比倍增后的電壓，作為VSS基準的電壓VSIG輸出至端子306。
[0026]此外，電壓電路101只要是產生基于在電阻410的兩端產生的電壓的VSS基準的電壓VSIG的結構即可，并不限定于該電路。
[0027]接著，對本實施方式的檢測電路的動作進行說明。控制電路404對輸出晶體管403進行導通/截止控制。負載開路檢測電路405在檢測到與電壓輸出端子402連接的負載的開路時，將檢出信號(高電平)輸出至輸出端子406。在電阻410中產生的電壓基于輸出晶體管403的電流，因此在與電壓輸出端子402連接的負載的開路狀態下，輸出晶體管403中應該不會流過電流，因此通過判定電阻410中產生的電壓在某一數值以下而檢出負載的開路。
[0028]電壓VSIG基于電阻410中產生的電壓，因此當電阻410中產生的電壓較小時變小。因此，在與電壓輸出端子402連接的負載的開路狀態下，電壓VSIG變小。比較器103在判定為VSIG < VREF時，對晶體管104進行導通控制。
[0029]關于輸出晶體管403，由于為了使較大電流流過，元件尺寸較大、輸入電容也較大，因此在檢測電路的電源起動時不立即導通。在此，晶體管105與輸出晶體管403同樣地，被設定為在檢測電路的電源起動時成為截止狀態。即，在檢測電路的電源起動時且輸出晶體管403為截止狀態時，晶體管105也截止，因此，即使通過比較器103的輸出使晶體管104導通，也不對負載開路檢測電路405的輸出端子406輸出檢出信號。
[0030]如以上說明的那樣，根據本實施方式的檢測電路，能夠提供避免了檢測電路在電源剛剛起動后的誤檢測的檢測電路。
[0031]此外，當然晶體管105只要在檢測電路的電源剛剛起動后根據控制電路404的控制信號進行與輸出晶體管403相同的動作即可，其結構和特性不受限定。例如，晶體管105與輸出晶體管403的種類相同，且具有相同閾值。
[0032]此外，將晶體管105設為單一的晶體管，但也可以是，在晶體管105的源極插入連接了二極管的晶體管或者設為達林頓連接的結構，由此使晶體管105的閾值高于輸出晶體管403。
[0033]此外，晶體管105不必一定與輸出晶體管403共柵連接，兩者之間也可以介入有電平轉換(voltage level shift)級。電平轉換級例如可以由源極跟隨器放大級構成。在該情況下可以明了，與輸出晶體管403相比，晶體管105的柵源電壓的大小變小，因此能夠更加可靠地避免誤檢測。
[0034]在此，圖1的檢測電路在控制電路404使輸出晶體管403截止時，無法輸出表示負載的開路狀態的信號。例如，在負載開路檢測電路405檢測出負載的開路時，有時周圍溫度升高，從而控制電路404對輸出晶體管403進行截止控制。
[0035]圖2是示出本實施方式的檢測電路的另一例的說明圖。與圖1的不同點在于，新具有了與晶體管105并聯的、由控制電路404控制的晶體管110。控制電路404例如根據上述那樣的狀態，使晶體管110導通，由此能夠使晶體管105無效化，因此，即使輸出晶體管403處于截止狀態，也能夠向負載開路檢測電路405的輸出端子406輸出檢出信號。
[0036]圖3是示出本實施方式的檢測電路的另一例的說明圖。與圖1的檢測電路的不同之處在于，負載開路檢測電路40 5的輸出電路由串聯連接的晶體管104和電流源106、串聯連接的晶體管1 5和電流源1 7、和“與”電路2 OI構成。這樣的結構也能夠得到與圖1的檢測電路同樣的效果。
[0037]此外，可以明了，只要涉及由強制固定了輸出的邏輯門或其組合構成電路的條件，例如由使用了 “或”電路的適當的電路構成電路，也具有同樣的效果。
[0038]圖4是示出本實施方式的檢測電路的另一例的說明圖。與圖2的電路同樣，是將晶體管202與晶體管105并聯設置的電路，能夠得到與圖2的電路同樣的效果。
[0039]此外，負載開路檢測電路405按照圖1至圖4所示的電路進行了說明，但這僅是一例，只要能夠得到同樣的效果，則并不限定實施方式。
[0040]在以上的說明中，為了方便將各輸出的電平按照高電平和低電平進行了規定，但并不需要特別限定。
【主權項】
1.一種檢測電路，其具有電壓輸入端子、電壓輸出端子、設于所述電壓輸入端子和所述電壓輸出端子之間的輸出晶體管、控制所述輸出晶體管的控制電路、對與所述電壓輸出端子連接的負載的開路進行檢測的負載開路檢測電路，所述檢測電路的特征在于， 所述負載開路檢測電路的輸出電路具有第I晶體管與第2晶體管串聯連接的結構，該第I晶體管與所述輸出晶體管共柵連接，該第2晶體管的柵極被輸入表示檢測出負載開路的信號， 所述第I晶體管在所述輸出晶體管截止時截止。2.根據權利要求1所述的檢測電路，其特征在于， 所述第I晶體管是與所述輸出晶體管種類相同且具有相同閾值或更高閾值的晶體管。3.根據權利要求1所述的檢測電路，其特征在于， 所述輸出晶體管的柵極與所述第I晶體管的柵極經由電平轉換級而連接。4.根據權利要求3所述的檢測電路，其特征在于， 所述電平轉換級是源極跟隨器放大級。5.根據權利要求1?4中的任意一項所述的檢測電路，其特征在于， 該檢測電路具有與所述第I晶體管并聯且由所述控制電路控制的第3晶體管。
【文檔編號】G01R31/02GK105823955SQ201610041474
【公開日】2016年8月3日
【申請日】2016年1月21日
【發明人】杉浦正, 杉浦正一, 五十嵐敦史
【申請人】精工半導體有限公司