一種電路板并行在線測試平臺的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電路板并行在線測試平臺。
【背景技術(shù)】
[0002]ICT (incircuit tester，簡稱ICT)測試主要是利用測試探針接觸主板上的測試點來檢測主板的線路開路、短路及元件的焊接情況，ICT測試分為開路測試、短路測試、電阻測試、電容測試、二極管測試、三極管測試、場效應(yīng)管測試、IC管腳測試等其它通用或特殊元器件的漏裝、錯裝、參數(shù)值偏差、焊點連焊、線路板開短路等故障，并將故障是出現(xiàn)在哪個組件或開短路位于哪個測試點告訴用戶，對組件的焊接測試有較高的識別能力。
[0003]目前ICT的測試是按順序測試的，即UUT(被測元件)一個測完再接著另一個測試。少數(shù)的ICT設(shè)備能夠同時對2到4個UUT進行測試，其方法是把系統(tǒng)劃分為2到4個獨立的測試系統(tǒng)從而獨立進行測試。由于系統(tǒng)架構(gòu)及測試方案的原因，多過4個以上UUT的并行測試和故障診斷，ICT目前還沒有一個很好的辦法。
[0004]有鑒于上述的缺陷，本設(shè)計人，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型結(jié)構(gòu)的電路板并行在線測試平臺，使其更具有產(chǎn)業(yè)上的利用價值。
【發(fā)明內(nèi)容】
[0005]為解決上述技術(shù)問題，本發(fā)明的目的是提供一種能夠最多同時測試24個UUT的電路板并行在線測試平臺。
[0006]本發(fā)明的技術(shù)方案如下:
[0007]—種電路板并行在線測試平臺，其特征在于:包括ICT測試平臺和測試夾具，所述測試夾具用于夾緊UUT被測板，所述測試夾具和UUT被測板之間設(shè)置有FPGA并行測試設(shè)備。
[0008]進一步的，所述FPGA并行測試設(shè)備包括N1s II結(jié)構(gòu)模塊、Verilog驅(qū)動模塊以及1-24測試端口。
[0009]進一步的，所述ICT測試平臺為Agilent3070。
[0010]進一步的，所述ICT測試通過UART協(xié)議連接所述N1s II結(jié)構(gòu)模塊。
[0011]進一步的，所述N1s II結(jié)構(gòu)模塊通過SPI協(xié)議連接所述Verlog驅(qū)動模塊。
[0012]進一步的，所述1-24測試端口通過SPI協(xié)議連接所述UUT被測板。
[0013]進一步的，所述UUT被測板最多可以設(shè)置24個被測UUT。
[0014]借由上述方案，本發(fā)明至少具有以下優(yōu)點:
[0015]目前測試一個UUT的單位時間為30秒，一個測試庫的開發(fā)及調(diào)試時間為2周，采用本發(fā)明中的裝置測試一個UUT的單位時間為15秒，24個UUT的并行測試時間也是15秒因此平均下來一個UUT的時間為0.625秒，而在該平臺上開發(fā)及調(diào)試的時間為I周。
[0016]上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實施，以下以本發(fā)明的較佳實施例并配合附圖詳細說明如后。
【附圖說明】
[0017]圖1是本實用結(jié)構(gòu)示意圖；
[0018]圖2是本發(fā)明的測試結(jié)構(gòu)圖。
【具體實施方式】
[0019]下面結(jié)合附圖和實施例，對本發(fā)明的【具體實施方式】作進一步詳細描述。以下實施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0020]參見圖1和圖2，本發(fā)明一較佳實施例所述的一種電路板并行在線測試平臺，包括ICT測試平臺和測試夾具，測試夾具用于夾緊UUT被測板，測試夾具和UUT被測板之間設(shè)置有FPGA并行測試設(shè)備。其中本發(fā)明中FPGA并行測試設(shè)備包括，N1s II結(jié)構(gòu)模塊、Verilog驅(qū)動模塊以及1-24測試端口。本發(fā)明中ICT測試平臺為Agilent3070，被測試夾具最多可以設(shè)置24個被測UUT。
[0021]本發(fā)明的工作原理如下:
[0022]ICT測試平臺通過UART協(xié)議連接N1s II結(jié)構(gòu)模塊，并將啟動命令發(fā)送給N1s II結(jié)構(gòu)模塊，N1s II結(jié)構(gòu)模塊在通過SPI協(xié)議將編程命令及內(nèi)容發(fā)送給Verilog驅(qū)動模塊，最后Verilog驅(qū)動模塊通過SPI協(xié)議將編程命令及內(nèi)容通過1_24測試端口分別發(fā)送給24個UUT，同時進行編程內(nèi)容的驗證并把結(jié)果反饋給ICT。
[0023]本發(fā)明裝置是通過引入FPGA (Field — Programmable Gate Array)，即現(xiàn)場可編程門陣列器件對其進行編程定制相應(yīng)的并行測試電路，從而提高了 ICT并行測試和故障診斷的效率，在目前的實施方案中，我們實現(xiàn)了同時對24個UUT (每個UUT有5個測試管腳)并行測試，其測試效率試單個UUT測試的24倍，另外理論上我們可以擴展到支持更多UUT的并行測試，因此越多的UUT并行測試其效率提高的就更高。
[0024]本發(fā)明的有益效果如下:
[0025]目前測試一個UUT的單位時間為30秒，一個測試庫的開發(fā)及調(diào)試時間為2周，采用本發(fā)明中的裝置測試一個UUT的單位時間為15秒，24個UUT的并行測試時間也是15秒因此平均下來一個UUT的時間為0.625秒，而在該平臺上開發(fā)及調(diào)試的時間為I周。
[0026]以上所述僅是本發(fā)明的優(yōu)選實施方式，并不用于限制本發(fā)明，應(yīng)當指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進和變型，這些改進和變型也應(yīng)視為本發(fā)明的保護范圍。
【主權(quán)項】
1.一種電路板并行在線測試平臺，其特征在于:包括ICT測試平臺和測試夾具，所述測試夾具用于夾緊UUT被測板，所述測試夾具和UUT被測板之間設(shè)置有FPGA并行測試設(shè)備。2.根據(jù)權(quán)利要求1所述的一種電路板并行在線測試平臺，其特征在于:所述FPGA并行測試設(shè)備包括N1s II結(jié)構(gòu)模塊、Verilog驅(qū)動模塊以及1_24測試端口。3.根據(jù)權(quán)利要求1所述的一種電路板并行在線測試平臺，其特征在于:所述ICT測試平臺為 Agilent3070o4.根據(jù)權(quán)利要求2所述的一種電路板并行在線測試平臺，其特征在于:所述ICT測試通過UART協(xié)議連接所述N1s II結(jié)構(gòu)模塊。5.根據(jù)權(quán)利要求2所述的一種電路板并行在線測試平臺，其特征在于:所述N1sII結(jié)構(gòu)模塊通過SPI協(xié)議連接所述Verlog驅(qū)動模塊。6.根據(jù)權(quán)利要求2所述的一種電路板并行在線測試平臺，其特征在‘于:所述1-24測試端口通過SPI協(xié)議連接所述UUT被測板。7.根據(jù)權(quán)利要求1所述的一種電路板并行在線測試平臺，其特征在于:所述UUT被測板最多可以設(shè)置24個被測UUT。
【專利摘要】本發(fā)明涉及一種電路板并行在線測試平臺，包括ICT測試平臺和測試夾具，所述測試夾具用于夾緊UUT被測板，所述測試夾具和UUT被測板之間設(shè)置有FPGA并行測試設(shè)備。采用本發(fā)明中的裝置測試一個UUT的單位時間為15秒，24個UUT的并行測試時間也是15秒因此平均下來一個UUT的時間為0.625秒，在該平臺上開發(fā)及調(diào)試的時間為1周。
【IPC分類】G01R31/02
【公開號】CN105093051
【申請?zhí)枴緾N201510255924
【發(fā)明人】陳偉軍
【申請人】蘇州高新區(qū)世紀?？萍加邢薰?br>【公開日】2015年11月25日
【申請日】2015年10月8日