一種半導體器件失效分析方法
【技術領域】
[0001]本發明涉及半導體器件檢測領域，尤其涉及一種半導體器件失效分析方法。
【背景技術】
[0002]一般來說，半導體器件插銷與金屬線連接部分的界面不好導致電阻過大的觀測方法是比較受限的。原因在于插銷與金屬線連接部分的阻值高通常都會用電壓對比襯度的方法；這種方法通常需要把樣品處理到插銷層，此時插銷頂部已經被處理過了，難以判斷到底有沒有異常。而在插銷上面的金屬層觀測，由于插銷被金屬層覆蓋，又難以確定到底是插銷層頂部還是底部有問題。
[0003]所以現在亟需一種能夠精確觀測到金屬層互聯線頂部異常的失效分析方法。
【發明內容】
[0004]鑒于上述問題，本發明提供一種半導體器件失效分析方法。
[0005]—種半導體器件失效分析方法，其特征在于，包括:
[0006]提供一失效半導體器件，且所述失效半導體器件包括均設置于介質層中的金屬層和插銷，所述金屬層與所述插銷連接；
[0007]研磨所述失效半導體器件至所述金屬層的表面；
[0008]去除所述介電質層，以將所述金屬層和所述插銷均予以暴露；
[0009]觀測所述金屬層與所述插銷之間的接觸面，以確定所述金屬層與所述插銷之間的接觸性能。
[0010]上述的方法，其中，采用干法刻蝕方法刻蝕所述介電質層。
[0011]上述的方法，其中，所述干法刻蝕方法為反應離子刻蝕工藝。
[0012]上述的方法，其中，所述方法還包括:
[0013]將所述失效半導體器件傾斜以觀測所述金屬層與所述插銷之間的接觸面。
[0014]上述的方法，其中，所述失效半導體器件傾斜角度大于0°小于90°。
[0015]上述的方法，其中，采用掃描電子顯微鏡來觀測所述金屬層與所述插銷之間的接觸面。
[0016]上述的方法，其中，所述介電質層包括金屬層間介電質層和半導體器件介電質層。
[0017]上述的方法，其中，所述金屬層間介電質層包括金屬間介電質層和氮化物層。
[0018]上述的方法，其中，所述半導體器件介電質層的材料包括二氧化硅。
[0019]綜上所述，本發明提出了一種半導體器件失效分析的方法，將插銷和金屬層間的介電質層全部刻蝕掉，再觀測插銷與金屬層間連接部分，觀測其中異常情況，找到導致產品失效的根源，方便實用。
【附圖說明】
[0020]參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用于說明和闡述，并不構成對本發明范圍的限制。
[0021]圖1是本發明半導體器件結構示意圖；
[0022]圖2是本發明刻蝕掉金屬間介電質層后半導體器件結構示意圖；
[0023]圖3是本發明刻蝕掉氮化物層后半導體器件結構示意圖；
[0024]圖4是本發明刻蝕掉半導體器件介電質層后半導體器件結構示意圖。
【具體實施方式】
[0025]為了使本發明的技術方案及優點更加易于理解，下面結合附圖作進一步詳細說明。應當說明，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。
[0026]如圖1-圖4所示，本發明設計的一種半導體器件失效分析方法，其中包括:
[0027]提供一失效半導體器件，且失效半導體器件包括均設置于介質層中的金屬層2和插銷I，金屬層2與插銷I連接；
[0028]研磨失效半導體器件至金屬層2的表面；
[0029]去除介電質層，以將金屬層2和插銷I均予以暴露；
[0030]觀測金屬層2與插銷I之間的接觸面，以確定金屬層2與插銷I之間的接觸性能。
[0031]在上述方法中，采用的刻蝕的方法來刻蝕掉金屬層間介電質層和半導體器件介電質層3，在本發明中，該可是方法為干法刻蝕，且采用反應離子刻蝕的方法來刻蝕的，這是一種微電子干法刻蝕工藝，就是在平板電極之間施加10-100MHZ的高頻電壓時產生數百微米厚的離子層，在其中放入本發明的半導體器件，在離子高速撞擊該半導體器件而完成化學反應蝕刻。所以在進行這樣一步蝕刻工藝的時候，需要事先量測好金屬層間介電質層和半導體器件介電質層3的高度，這樣就可以精確的進行刻蝕，將插銷和金屬層完整的暴露出來。
[0032]在本發明中，將刻蝕后的失效半導體器件傾斜，以便于對插銷與金屬層的接觸面進行觀察；在實際的觀察工藝時，可將上述失效半導體器件傾斜為的任意角度，只要能方便觀察即可；例如利用夾持裝置夾持上述的失效半導體器件進行觀察時，可使得該失效半導體器件相對于工作平臺(即水平面)成正負的任意角度，作為優選的方案，可使得失效半導體器件與工作平臺之間的夾角在O?90°之間的任意角度(如50°等角度)，以觀測半導體器件的金屬層2和插銷I連接處的連接面，在被剝去金屬層間介電質層和半導體器件介電質層3的半導體器件等于是一個鏤空的結構，在傾斜一定程度后可以更好地觀測到金屬層和插銷之間連接處的具體情況。
[0033]在本發明中，金屬層間介電質層包括金屬間介電質層4和氮化物層5，金屬間介電質層4是設置在金屬層2之間的，與金屬層2等高，氮化物層5設置在金屬間介電質層4之下和半導體器件介電質層3之上，其中，半導體器件介電質層3的材質包括二氧化硅。
[0034]在本發明中，去除金屬間介電質層在計算后需要刻蝕3分鐘的時間，氮化物層需要I分鐘的時間，半導體器件介電質層需要3分鐘的時間，這樣計算好的刻蝕步驟能最大化觀測到器件異常處。
[0035]綜上所述，本發明提出了一種半導體器件失效分析的方法，將插銷和金屬層間的介電質層全部刻蝕掉，再觀測茶插銷與金屬層間連接部分，觀測其中異常情況，找到導致產品失效的根源，操作方便，簡單實用。
[0036]通過說明和附圖，給出了【具體實施方式】的特定結構的典型實施例，基于本發明精神，還可作其他的轉換。盡管上述發明提出了現有的較佳實施例，然而，這些內容并不作為局限。
[0037]對于本領域的技術人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權利要求書應看作是涵蓋本發明的真實意圖和范圍的全部變化和修正。在權利要求書范圍內任何和所有等價的范圍與內容，都應認為仍屬本發明的意圖和范圍內。
【主權項】
1.一種半導體器件失效分析方法，其特征在于，包括: 提供一失效半導體器件，且所述失效半導體器件包括均設置于介質層中的金屬層和插銷，所述金屬層與所述插銷連接； 研磨所述失效半導體器件至所述金屬層的表面； 去除所述介電質層，以將所述金屬層和所述插銷均予以暴露； 觀測所述金屬層與所述插銷之間的接觸面，以確定所述金屬層與所述插銷之間的接觸性能。2.根據權利要求1所述的方法，其特征在于，采用干法刻蝕方法刻蝕所述介電質層。3.根據權利要求1所述的方法，其特征在于，所述干法刻蝕方法為反應離子刻蝕工藝。4.根據權利要求1所述的方法，其特征在于，所述方法還包括: 將所述失效半導體器件傾斜，以觀測所述金屬層與所述插銷之間的接觸面。5.根據權利要求4所述的方法，其特征在于，所述失效半導體器件傾斜角度大于0°小于 90°。6.根據權利要求1所述的方法，其特征在于，采用掃描電子顯微鏡來觀測所述金屬層與所述插銷之間的接觸面。7.根據權利要求1所述的方法，其特征在于，所述介電質層包括金屬層間介電質層和半導體器件介電質層。8.根據權利要求7所述的方法，其特征在于，所述金屬層間介電質層包括金屬間介電質層和氮化物層。9.根據權利要求7所述的方法，其特征在于，所述半導體器件介電質層的材料包括二氧化硅。
【專利摘要】本發明涉及半導體器件檢測領域，尤其涉及一種半導體器件失效分析方法。在該半導體器件失效分析方法中，將插銷和金屬層間的介電質層全部刻蝕掉，再觀測插銷與金屬層間連接部分，觀測其中異常情況，找到導致產品失效的根源，方便實用。
【IPC分類】G01N1/32, G01N23/22
【公開號】CN105092620
【申請號】CN201510297182
【發明人】黃雪青, 陳瑞, 高慧敏
【申請人】武漢新芯集成電路制造有限公司
【公開日】2015年11月25日
【申請日】2015年6月2日