一種芯片輸入輸出管腳測試裝置制造方法
【專利摘要】本實用新型揭示了一種芯片輸入輸出管腳測試裝置，包括：一微控制芯片，多組分別并聯在電源電壓與接地之間的檢測單元，每組檢測單元包括串聯的第一電阻和第二電阻；第一檢頭，連接電源電壓；第二探頭，分別連接所述第一電阻和第二電阻之間的節點，并連接到所述微控制芯片的模數轉換接口；每組檢測單元的所述第一電阻分別串聯一第一場效應晶體管，所述第二電阻分別串聯一第二場效應晶體管，所述第一場效應晶體管和第二場效應晶體管的柵極都連接所述微控制芯片。本實用新型的一種芯片輸入輸出管腳測試裝置與現有技術相比，本實用新型通過上述步驟，能夠方便工程師快速測試I/O的狀態，減少測試過程中的飛線等可能引起的故障。
【專利說明】一種芯片輸入輸出管腳測試裝置
【技術領域】
[0001]本實用新型涉及測試裝置領域，特別涉及一種芯片輸入輸出管腳測試裝置。
【背景技術】
[0002]測試驗證芯片的輸入輸出管腳(I/O)狀態，一直是許多工程師必須且繁瑣的工作之一，無論是新平臺的芯片默認復位之后的驗證，還是在設計工作中的對上下拉電阻值的測量都會耗費大量的時間。
[0003]現有的測試方法是在所需要測的I/O上面手動飛線加上拉電阻到VDD (10上拉電壓)，用萬用表量電壓值，然后去掉上拉電阻和VDD，再接下拉電阻到地，再用萬用表量電壓值；為了測試上拉電阻以及下拉電阻的精確度，通常需要加多組不同的阻值來測試。其存在如下缺點:
[0004]1、外接電阻需要飛線，飛線可能導致PCB板接觸不良甚至短路等風險；
[0005]2、測試時候需要換多組電阻，每一次都需要重新測量和飛線，非常繁瑣；
[0006]3、測試時候需要人為記錄數據，增加了記錄錯位的可能；
[0007]4、使用萬用表讀ADC誤差可能比較大，測試時候由于焊接點比較多，進一步增加了測試的誤差。
[0008]有鑒于此，本領域發明人針對上述問題，提供了一種芯片輸入輸出管腳測試裝置。
【發明內容】
[0009]本實用新型提供了一種芯片輸入輸出管腳測試裝置，克服了現有技術的困難，能夠方便工程師快速測試I/O的狀態，減少測試過程中的飛線等可能引起的故障。
[0010]本實用新型提供了一種芯片輸入輸出管腳測試裝置，包括:
[0011]—微控制芯片，
[0012]多組分別并聯在電源電壓與接地之間的檢測單元，每組檢測單元包括串聯的第一電阻和第二電阻；
[0013]第一檢頭，連接電源電壓；
[0014]第二探頭，分別連接所述第一電阻和第二電阻之間的節點，并連接到所述微控制芯片的模數轉換接口；
[0015]每組檢測單元的所述第一電阻分別串聯一第一場效應晶體管，所述第二電阻分別串聯一第二場效應晶體管，所述第一場效應晶體管和第二場效應晶體管的柵極都連接所述微控制芯片。
[0016]優選地，每組檢測單元的所述第一場效應晶體管串聯在所述第一電阻和電源電壓之間。
[0017]優選地，每組檢測單元的所述第二場效應晶體管串聯在所述第二電阻和接地之間。
[0018]優選地，所述微控制芯片還包括傳輸數據的接口。
[0019]由于采用了上述技術，本實用新型的一種芯片輸入輸出管腳測試裝置與現有技術相比，本實用新型通過上述步驟，能夠方便工程師快速測試I/o的狀態，減少測試過程中的飛線等可能引起的故障。
[0020]以下結合附圖及實施例進一步說明本實用新型。
【專利附圖】
【附圖說明】
[0021]圖1為本實用新型中芯片輸入輸出管腳測試裝置的電路圖；以及
[0022]圖2為本實用新型的芯片輸入輸出管腳測試裝置的工作流程圖。
【具體實施方式】
[0023]下面通過圖1至2來介紹本實用新型的一種具體實施例。
[0024]實施例1
[0025]如圖1所示，本實用新型的一種芯片輸入輸出管腳測試裝置，包括一微控制芯片，多組分別并聯在電源電壓與接地之間的檢測單元，每組檢測單元包括串聯的第一電阻和第二電阻。第一檢頭，連接電源電壓。第二探頭，分別連接所述第一電阻和第二電阻之間的節點，并連接到所述微控制芯片的模數轉換接口。每組檢測單元的所述第一電阻分別串聯一第一場效應晶體管，所述第二電阻分別串聯一第二場效應晶體管，所述第一場效應晶體管和第二場效應晶體管的柵極都連接所述微控制芯片。
[0026]每組檢測單元的所述第一場效應晶體管串聯在所述第一電阻和電源電壓之間。每組檢測單元的所述第二場效應晶體管串聯在所述第二電阻和接地之間。所述微控制芯片還包括傳輸數據的接口。
[0027]本專利由內部電路實現自動判斷輸入輸出狀態，外部引出來2個探頭；測試時候用探頭分別取探測1電源VDD和1的引腳，內部采用微控制芯片MCU來讀取模數轉換接口 ADC電壓，MCU讀取之后根據讀取的ADC值自動來判斷1的狀況；計算1內部上拉電阻以及下拉電阻的大小。
[0028]通過多組電阻組成的上下來電阻組成的開關矩陣來提高測量的精度，多次測量取平均值。測試完成的值最后由MCU儲存起來，由MCU的UART輸出到外部設備讀取結果。
[0029]本專利可以有效的簡化測試過程中的繁瑣的測試過程，將飛線，以及萬用表的測量全部由MCU自動完成，由UART輸出的結果還可以按不同的需求外接不同的設備輸出。
[0030]本方案內部采用多組電阻來測量，每一組的電阻有2個，一個接連接到VDD (10電壓)，一個接到地；在2個電阻與VDD和地之間通過MCU來控制MOS管開關的通斷；當第一組工作時，其余組的上下來電阻均處于關閉狀態；然后依次測試其他組，最后根據所有測試的值來判斷計算。
[0031]結合附圖對本專利裝置做進一步的詳細說明:
[0032]圖1每一組由I個上拉電阻加I個PMOS管，I個下拉電阻加一個NMOS管組成，例如 R1，Q1 與 R2，Q2 組成第 I 組，R3，Q3 與 R4，Q4 為第 2 組，R (2N_1)，Q (2N-1)與 R (2N)，Q (2N)為第N組；
[0033]Ql控制Rl到ADC的通斷，Q2控制R2到ADC的通斷......Q(2N_1)控制R(2N_1)
到ADC的通斷，Q (2N)控制R (2N)到ADC的通斷；
[0034]上拉電阻R1，R3，…，R (2N-1)的通斷由MCU的對應GP1來控制PMOS管Ql，Q3，…，Q (2N-1)來實現，當GP1輸出低電平則PMOS打開，對應上拉電阻與ADC導通；當GP1輸出高電平，則PMOS管關閉，對應上拉電阻與ADC斷開。
[0035]下拉電阻R2，R4，…，R (2N)的通斷由MCU的對應GP1來控制NMOS管Q2，Q4，…，Q (2N)來實現，當GP1輸出高電平則NMOS打開，對應下拉電阻與ADC導通；當GP1輸出低電平，則NMOS管關閉，對應下拉電阻與ADC斷開。
[0036]單獨對其中一組電阻(Rl和R2)進行說明:
[0037]UMCU 控制 GP1l 輸出低電平打開 PMOS 管 Q1，控制 GP103，GP105，…GP1 (2N-1)輸出高電平，關閉其余上拉電阻；GP102GP104-GP10 (2N)輸出低電平使其他下拉電阻也處于關閉狀態；讀取電壓記為ADCl
[0038]2、MCU 控制 GP102 輸出高電平打開 N-M0S 管 Q2，控制 GP1l，GP103，…GP10(2N_1)輸出高電平，關閉其余上拉電阻；GP104，GP106，…GP1 (2N)輸出低電平使其他下拉電阻也處于關閉狀態；讀取電壓記為ADC2
[0039]按上述方法依次讀取ADC3ADC4…ADC (2N-1), ADC (2N)
[0040]3、根據所測的ADC值按以行判斷計算
[0041]圖2為狀態判斷與計算方法流程，顯示判斷輸入輸出狀態方法
[0042]針對第一組的
[0043]1、當ADCl=OV時，判斷狀態為輸出，且輸出為低電平。
[0044]2、當0〈ADC1〈VDD時候，判斷狀態為輸入，且為下拉。設下拉電阻為RD
[0045]則RD1=ADC1*R1/ (VDD-ADCl)；
[0046]以上為第一組數據RDl
[0047]按以上Rl原理依次通過GP1 (2N_1)控制對應的上拉電阻打開，將其余的上拉電阻和所有的下拉電阻關閉，計算出RD (N);測量多組數據RD1，RD3，…，RD (N)，計算測量I/O管腳內部下拉電阻的平均值RD= (RD1+RD3......+RD (N))/N
[0048]3、當ADCl=VDD時，先記錄此狀態為狀態T。
[0049]4、當ADC2=VDD時，判斷狀態為輸出，且輸出為高電平。
[0050]5、當0〈ADC2〈VDD時候，判斷狀態為輸入，且為上拉，設上拉電阻為RU，
[0051]RUl= (VDD-ADC2) *R2/ADC2 ;
[0052]以上第一組數據RUl的計算，按以上R2原理通過GP1 (2N)控制對應的下拉電阻的打開，其余的下拉電阻和所有的上拉電阻關閉，計算出RU (N)，測試多組數據
RU2RU3......RU(N),計算出測量I/O管腳的內部上拉電阻平均值RU=(RU2+RU4+......+RU
(N))/N。
[0053]6、當ADC2=0，且為狀態T時，判斷狀態為輸入并且無上下拉電阻；
[0054]7、當ADC2=0，且ADCl ? O (非狀態T)時，判斷狀態為輸入且為下拉，計算方法按步驟2。
[0055]綜上可知，本實用新型的一種芯片輸入輸出管腳測試裝置與現有技術相比，本實用新型通過上述步驟，能夠方便工程師快速測試I/o的狀態，減少測試過程中的飛線等可能引起的故障。
[0056]以上所述的實施例僅用于說明本實用新型的技術思想及特點，其目的在于使本領域內的技術人員能夠了解本實用新型的內容并據以實施，不能僅以本實施例來限定本實用新型的專利范圍，即凡依本實用新型所揭示的精神所作的同等變化或修飾，仍落在本實用新型的專利范圍內。
【權利要求】
1.一種芯片輸入輸出管腳測試裝置，其特征在于，包括: 一微控制芯片， 多組分別并聯在電源電壓與接地之間的檢測單元，每組檢測單元包括串聯的第一電阻和第二電阻； 第一檢頭，連接電源電壓； 第二探頭，分別連接所述第一電阻和第二電阻之間的節點，并連接到所述微控制芯片的模數轉換接口； 每組檢測單元的所述第一電阻分別串聯一第一場效應晶體管，所述第二電阻分別串聯一第二場效應晶體管，所述第一場效應晶體管和第二場效應晶體管的柵極都連接所述微控制芯片。
2.如權利要求1所述的芯片輸入輸出管腳測試裝置，其特征在于:每組檢測單元的所述第一場效應晶體管串聯在所述第一電阻和電源電壓之間。
3.如權利要求1或2所述的芯片輸入輸出管腳測試裝置，其特征在于:每組檢測單元的所述第二場效應晶體管串聯在所述第二電阻和接地之間。
4.如權利要求1所述的芯片輸入輸出管腳測試裝置，其特征在于:所述微控制芯片還包括傳輸數據的接口。
【文檔編號】G01R27/02GK204086449SQ201420588402
【公開日】2015年1月7日 申請日期:2014年10月13日 優先權日:2014年10月13日
【發明者】趙超 申請人:上海移為通信技術有限公司