高速記錄雷達回波數據的設備的制作方法
【專利摘要】針對現有盤陣記錄和傳統顆粒記錄這兩種不同類型的記錄設備自身的特點，本實用新型設計了一種高速記錄雷達回波數據的設備，包含光纖接口電路、SRAM存儲電路、時鐘電路、DSP交換電路、存儲控制FPGA模塊、接口控制FPGA模塊、以及四組四組Flash陣列單元，利用多級片間并發電路，將來自于雷達信號處理分機的光纖數據存儲到Flash陣列單元中。本新型的有益技術效果為：本產品的硬件結構簡易、重量輕便，同時滿足大容量以及低功耗的要求。
【專利說明】高速記錄雷達回波數據的設備
【技術領域】
[0001]本實用新型屬于光纖數據傳輸記錄【技術領域】，具體涉及一種大容量、低功耗的高速記錄雷達回波數據的設備。
【背景技術】
[0002]海量高速數據的實時記錄與回放目前廣泛應用于很多的行業，尤其是在航空航天，空間探測、廣電、雷達等領域，大容量、高速的數據記錄已經成為其發展的關鍵技術之一。目前的數據記錄設備一般采用盤陣式存儲裝置或存儲顆粒式存儲裝置，盤陣式存儲裝置允許其中的多塊磁盤同時進行數據的存取，具有容量大的優點，但其對重量、功耗等方面要求較高，且隨著存儲速度的提高，其重量與功耗激增，不經濟；存儲顆粒式存儲裝置允許直接存取，但數據的存儲速度容量低，無法滿足高速環境下大容量低功耗的讀寫需要。隨著科學技術的發展，對于信息的傳輸速率和信息量都呈飛速發展的趨勢，特別是在某些特殊領域，上述兩種存儲設備已成為制約記錄系統進一步提高讀寫速度、存儲容量和數據記錄的硬件瓶頸，導致記錄系統的使用范圍受到限制。
實用新型內容
[0003]針對現有數據記錄設備無法適應高速、大量雷達回波實時記錄的問題，本新型提供一種高速記錄雷達回波的設備，其具體結構如下:
[0004]高速記錄雷達回波的設備，包括FLASH存儲電路1、存儲控制FPGA模塊2、微處理器digital signal processor , DSP交換電路3、接口控制FPGA模塊4、光纖接口電路5、SRAM存儲電路6和時鐘電路7 ;其中，FLASH存儲電路1、存儲控制FPGA模塊2、DSP交換電路3和接口控制FPGA模塊4依次首尾串聯在一起，接口控制FPGA模塊4分別與光纖接口電路5、SRAM存儲電路6和時鐘電路7連接；
[0005]所述FLASH存儲電路I包括四組Flash陣列單元，依次為第一 Flash陣列單元11、第二 Flash陣列單元12、第三Flash陣列單元13和第四Flash陣列單元14 ;所述的第一Flash陣列單兀11、第二 Flash陣列單兀12、第三Flash陣列單兀13和第四Flash陣列單元14共同與存儲控制FPGA模塊2連接在一起；
[0006]所述的第一 Flash陣列單元11、第二 Flash陣列單元12、第三Flash陣列單元13和第四Flash陣列單元14分別內含4片串連在一起的Flash存儲芯片15。
[0007]進一步說，DSP交換電路3包括6片DSP芯片和I片Swith芯片37 ;其中，6片DSP芯片依次為第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36 ;其中，第一 DSP芯片31、第二 DSP芯片32和第三DSP芯片33的一端分別采用EMIF總線與存儲控制FPGA模塊2相連接，第一 DSP芯片31、第二 DSP芯片32和第三DSP芯片33的另一端分別與Swith芯片37的一側接口相連接；第四DSP芯片34、第五DSP芯片35和第六DSP芯片36的一端分別與Swith芯片37的另一側接口相連接，第四DSP芯片34、第五DSP芯片35和第六DSP芯片36的另一端分別采用EMIF總線與接口控制FPGA模塊4的一側接口相連接。
[0008]進一步說，Flash存儲芯片15型號均為MT29F256G。
[0009]進一步說，第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36型號為TMS320C6455，Swith芯片37型號為CPS1848。
[0010]進一步說，第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36與Swith芯片37之間采用Serail Rapid1通道進行連接與通信。
[0011]有益的技術效果
[0012]本產品所述FLASH存儲電路I包括四組Flash陣列單元，每組Flash陣列單元的內部由四個Flash存儲芯片15串連在一起，四組Flash陣列單元之間相互并聯，因此在硬件結構上同時兼備了盤陣存儲和傳統顆粒存儲的優點——既采用了存儲顆粒讀寫控制的記錄設備，又利用了多級片間并發電路，實現了高速大容量雷達回波數據的實時記錄。本產品具有硬件結構簡易、重量輕便的優點，且同時滿足大容量、低功耗的特點，充分滿足了航空航天，空間探測、廣電、雷達領域的應用要求。
[0013]此外，由于只是對FLASH存儲電路I的連接關系的改進，FLASH存儲電路I后端的雷達回波的設備無需改進或，從而避免了后端設備的軟硬件升級，利于推廣。
【專利附圖】
【附圖說明】
[0014]圖1為本實用新型的電路結構框圖。
[0015]圖中的序號為=FLASH存儲電路1、存儲控制FPGA模塊2、DSP交換電路3、接口控制FPGA模塊4、光纖接口電路5、SRAM存儲電路6、時鐘電路7，第一 Flash陣列單元11、第二 Flash陣列單元12、第三Flash陣列單元13、第四Flash陣列單元14、Flash存儲芯片15、第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35、第六DSP芯片36、Swith芯片37。
[0016]具體的實施方式
[0017]現結合附圖詳細說明本實用新型的結構特征。
[0018]參見圖1，高速記錄雷達回波的設備，包括FLASH存儲電路1、存儲控制FPGA模塊
2、DSP交換電路3、接口控制FPGA模塊4、光纖接口電路5、SRAM存儲電路6和時鐘電路7 ；其中，FLASH存儲電路1、存儲控制FPGA模塊2、DSP交換電路3和接口控制FPGA模塊4依次首尾串聯在一起，接口控制FPGA模塊4分別與光纖接口電路5、SRAM存儲電路6和時鐘電路7連接；存儲控制FPGA模塊2負責FLASH存儲電路I進行數據的存儲與讀取；DSP交換電路3負責存儲控制FPGA模塊2與接口控制FPGA模塊4之間的雷達數據轉換；接口控制FPGA模塊4負責對數據進行復合、分解和打包，利用SRAM存儲電路6對數據進行緩沖以實現數據的對齊，并處理后的數據傳送到DSP交換電路3中。光纖接口電路5負責實時接收由外部光纖傳輸過來的雷達高速回波數據，并傳送給接口控制FPGA模塊4。
[0019]此外:所述FLASH存儲電路I包括四組Flash陣列單元，依次為第一 Flash陣列單元11、第二 Flash陣列單元12、第三Flash陣列單元13和第四Flash陣列單元14 ;所述的第一 Flash陣列單兀11、第二 Flash陣列單兀12、第三Flash陣列單兀13和第四Flash陣列單元14共同與存儲控制FPGA模塊2連接在一起；
[0020]所述的第一 Flash陣列單元11、第二 Flash陣列單元12、第三Flash陣列單元13和第四Flash陣列單元14分別內含4片串連在一起的Flash存儲芯片15。
[0021]進一步說，DSP交換電路3包括6片DSP芯片和I片Swith芯片37 ;其中，6片DSP芯片依次為第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36 ;其中，第一 DSP芯片31、第二 DSP芯片32和第三DSP芯片33的一端分別采用EMIF總線與存儲控制FPGA模塊2相連接，第一 DSP芯片31、第二 DSP芯片32和第三DSP芯片33的另一端分別與Swith芯片37的一側接口相連接；第四DSP芯片34、第五DSP芯片35和第六DSP芯片36的一端分別與Swith芯片37的另一側接口相連接，第四DSP芯片34、第五DSP芯片35和第六DSP芯片36的另一端分別采用EMIF總線與接口控制FPGA模塊4的一側接口相連接。
[0022]進一步說，Flash存儲芯片15型號均為MT29F256G。
[0023]進一步說，第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36型號為TMS320C6455，Swith芯片37型號為CPS1848。
[0024]進一步說，第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36與Swith芯片37之間采用Serail Rapid1通道進行連接與通信。
[0025]優選的方案是，接口控制FPGA模塊4采用的是Altera公司StratixV系列的5SGXMA5N3F芯片，存儲控制FPGA模塊2采用的是Altera公司StratixIV系列的EP4CGX芯片，DSP芯片均采用的是TI公司的C6455，交換芯片采用的IDT公司的CPS1848，Flash存儲芯片15所采用的Flash存儲顆粒均采用的是Micron公司的MT29F256G，光纖接口電路5中的光模塊武漢永力公司的TLC310M2.5G芯片。時鐘電路16由晶體、電容構成，頻率為40MHz。SRAM存儲電路6負責存儲經接口控制FPGA模塊4轉換的數據的存儲。光纖接口電路5接收來自于雷達信號處理分機的光纖數據，其信號輸入端與外部信號處理分機相連，信號輸出端與接口 FPGA模塊相連4。
[0026]在DSP交換電路3內，通過Swith芯片37實現第一 DSP芯片31、第二 DSP芯片32、第三DSP芯片33與第四DSP芯片34、第五DSP芯片35和第六DSP芯片36之間的數據交換。
【權利要求】
1.高速記錄雷達回波數據的設備，包括FLASH存儲電路(I)、存儲控制FPGA模塊(2)、DSP交換電路(3 )、接口控制FPGA模塊(4 )、光纖接口電路(5 )、SRAM存儲電路(6 )和時鐘電路(7);其中，FLASH存儲電路(I)、存儲控制FPGA模塊(2)、DSP交換電路(3)和接口控制FPGA模塊(4 )依次首尾串聯在一起，接口控制FPGA模塊(4 )分別與光纖接口電路(5 )、SRAM存儲電路(6 )和時鐘電路(7 )連接；其特征在于，所述FLASH存儲電路(I)包括四組Flash陣列單元，依次為第一 Flash陣列單元(11)、第二 Flash陣列單元(12)、第三Flash陣列單元(13)和第四Flash陣列單元(14);所述的第一 Flash陣列單元(11)、第二 Flash陣列單元(12)、第三Flash陣列單元(13)和第四Flash陣列單元(14)共同與存儲控制FPGA模塊(2)連接在一起；所述的第一Flash陣列單元(11)、第二Flash陣列單元(12)、第三Flash陣列單元(13)和第四Flash陣列單元(14)分別內含4片串連在一起的Flash存儲芯片(15)。
2.如權利要求1所述的高速記錄雷達回波數據的設備，其特征在于，Flash存儲芯片(15)型號均為 MT29F256G。
3.如權利要求2所述的高速記錄雷達回波數據的設備，其特征在于，DSP交換電路(3)包括6片DSP芯片和I片Swith芯片(37);其中，6片DSP芯片依次為第一 DSP芯片(31)、第二 DSP芯片(32)、第三DSP芯片(33)、第四DSP芯片(34)、第五DSP芯片(35)和第六DSP芯片(36);其中，第一 DSP芯片(31)、第二 DSP芯片(32)和第三DSP芯片(33)的一端分別采用EMIF總線與存儲控制FPGA模塊(2)相連接，第一 DSP芯片(31)、第二 DSP芯片(32)和第三DSP芯片(33)的另一端分別與Swith芯片(37)的一側接口相連接；第四DSP芯片(34)、第五DSP芯片(35)和第六DSP芯片(36)的一端分別與Swith芯片(37)的另一側接口相連接，第四DSP芯片(34)、第五DSP芯片(35)和第六DSP芯片(36)的另一端分別采用EMIF總線與接口控制FPGA模塊(4)的一側接口相連接。
【文檔編號】G01S7/02GK203950033SQ201420270802
【公開日】2014年11月19日 申請日期:2014年5月26日 優先權日:2014年5月26日
【發明者】馮俊濤, 邾琳琳, 莫家貴, 張卿, 王軍, 王杰, 陳留國 申請人:中國電子科技集團公司第三十八研究所