一種基于fpga的檢定脈沖采集比對板的制作方法
【專利摘要】本申請公開了一種基于FPGA的檢定脈沖采集比對板，其特征在于該板上集成了檢定脈沖整形輸入電路(信號調理電路)、檢定啟停控制電路、FPGA脈沖采集比對模塊、數據計算及控制單片機、標準時鐘源和通信輸出電路。脈沖信號整形輸入電路接收來自被檢表的被檢脈沖信號和標準表的標準脈沖信號，對信號進行調理整形，展寬脈沖輸入幅度范圍；FPGA在收到啟動檢定命令后對調理整形后的兩列脈沖進行采集計數、以標準時鐘對兩列整數脈沖進行計時，當檢定結束后，通知單片機，在FPGA中讀取本次采集結果，然后單片機按照標準計算方法進行計算，計算完成后，通過通信輸出電路將結果輸出。本實用新型適用于標準表法檢定裝置高準確度高效率的脈沖采集與比對。
【專利說明】—種基于FPGA的檢定脈沖采集比對板
【技術領域】
[0001]本實用新型屬于標準表法檢定【技術領域】，尤其適合石油石化領域標準表法流量計檢定應用場合，具體地，涉及一種基于FPGA的檢定脈沖采集比對板。
【背景技術】
[0002]根據國家計量法，用于貿易交接的流量計，優于0.2級的，需要每隔半年檢定一次，檢定合格后方可繼續使用。流量計的檢定，根據國家標準有兩種方法，一種是靜態容積法，一種是標準表法。后者便于實現在線實時檢定，具有很多優點，因此是油庫發油流量計檢定的發展趨勢。標準表法要求在被檢流量計管線上，串聯上一個高準確度的標準流量計(一般要求3倍量值傳遞，即用于檢定被檢流量計的標準裝置的準確度是被檢裝置的3倍以上)，在控制系統的作用下，依次將流量調節到一定的瞬時流量點(規定在流量范圍內尋找5個流量點)，每個流量點分別進行三次檢定(數據采集)，然后進行數據計算，得到被檢流量計的重復性和儀表系數。在流量計檢定過程中，關鍵是對被檢表和標準表的脈沖采集、計數和比對。如果按照常規方法，兩個流量計的脈沖計數都要達到10000個以上，才能達到計數準確度要求(即，萬分之一以上的精度)，但是這樣就使得檢定用油量太大，一次檢定過程將不得不更換油罐車，不能做到在線實時檢定，檢定效率將大大降低。
實用新型內容
[0003]本實用新型的目的，就是利用基于FPGA的硬件架構，解決常規標準表法檢定過程中要求輸入檢定脈沖數量多(一般要求10000個以上)造成檢定效率低的問題。采用本實用新型，可使流量計的檢定脈沖計數不必達到10000個以上，如，在采用本檢定采集板的裝置中，對標準表和測量表的脈沖計數能夠大大減少(例如2000個左右)，即可達到要求的精度，從而大大縮短了檢定時間，節省了檢定用油量，提高了檢定效率。
[0004]本實用新型的技術方案
[0005]根據本實用新型的實施例，提出了一種基于FPGA的檢定脈沖采集比對板，其特征在于，所述檢定脈沖采集比對板包括:
[0006]FPGA模塊，用于對標準脈沖和被檢脈沖進行計數和計時；
[0007]信號調理電路，其連接在所述FPGA模塊的前級，用于接收標準脈沖和被檢脈沖，并對標準脈沖和被檢脈沖進行整形，并將整形后的脈沖信號提供到所述FPGA模塊；
[0008]通信電路，其連接到所述FPGA模塊和控制模塊，用于輸出檢定結果；
[0009]時鐘電路，其連接到所述FPGA模塊和所述控制模塊，用于提供時鐘信號；
[0010]所述控制模塊，其連接到所述FPGA模塊、所述信號調理電路、所述時鐘電路和所述通信電路，用于控制所連接到的上述各部分的工作，以便實現啟動檢定、脈沖數據采集、計算檢定結果、以及檢定結果輸出。
[0011]根據本實用新型的實施例，所述控制模塊為C8051F系列單片機。
[0012]根據本實用新型的實施例，所述FPGA模塊的型號為EPM7128。
[0013]根據本實用新型的實施例，所述信號調理電路包括由運算放大器組成的比較器，所述比較器的比較電壓為3V，供電電壓為24V，所述比較器的輸出級采用5V穩壓二極管進行限幅，限幅后的脈沖信號進入光電耦合器或施密特觸發器進行整形，整形后的脈沖信號分別進入所述FPGA模塊的被檢脈沖輸入端和標準脈沖輸入端。
[0014]本實用新型的有益效果
[0015]本實用新型典型應用于標準表法流量計檢定領域，采用本實用新型，可以在不影響準確度的情況下使檢定脈沖大大減少，對應著檢定用油量大大減少，從而大幅提聞了檢定效率。本實用新型便于實現實時在線的流量計檢定模式，在這種模式下，流量計不再需要從發油管線上拆下，避免了因流量計拆除造成的油氣泄漏形成安全隱患、因拆裝損害流量計以及檢定結果與實際情況不符等問題，提高了檢定效率，降低了檢定成本。本實用新型結合了 FPGA和單片機的優點，結構緊湊，制造成本較低，配置靈活，可應用于車載移動檢定等各種場合。
【專利附圖】
【附圖說明】
[0016]圖1為根據本實用新型的實施例的檢定脈沖采集比對板的結構示意圖；以及
[0017]圖2為根據本實用新型的實施例的檢定脈沖采集比對板的檢定脈沖采集計時邏輯的示意圖。
【具體實施方式】
[0018]下面結合附圖和【具體實施方式】對本實用新型的技術方案作進一步具體說明，由此，本實用新型的優點和特點將會隨著描述而更為清楚。
[0019]本領域的技術人員能夠理解，盡管以下的說明涉及到有關本實用新型的實施例的很多技術細節，但這僅為用來說明本實用新型的原理的示例、而不意味著任何限制。本實用新型能夠適用于不同于以下例舉的技術細節之外的場合，只要它們不背離本實用新型的原理和精神即可。
[0020]另外，為了避免使本說明書的描述限于冗繁，在本說明書中的描述中，可能對可在現有技術資料中獲得的部分技術細節進行了省略、簡化、變通等處理，這對于本領域的技術人員來說是可以理解的，并且這不會影響本說明書的公開充分性。
[0021]如圖1所示，通過采用FPGA，按照特定規則對輸入檢定脈沖及標準脈沖進行計數、計時。采用FPGA的優勢是，對脈沖采集和計時實現了直接硬件觸發，不受程序的影響，因此速度快、準確率高，比用單片機進行脈沖采集更優越。
[0022]圖2圖解了脈沖采集的規則。具體地，FPGA收到開始檢定命令后，從檢測到的下一個標準脈沖的上升沿開始，對標準脈沖進行計數和計時，計數設為固定個數為N2(例如，2000)個，同時以標準時鐘基準(比如Ius)。對該N2個標準脈沖進行計時(一個脈沖的上升沿到下一個脈沖的上升沿為一個完整脈沖的長度)。
[0023]在標準脈沖開始計時后，FPGA檢測到被檢脈沖的下一個上升沿(圖2中的脈沖I)，同時對被檢脈沖開始計數和計時。
[0024]當標準脈沖計數滿N2個、即檢測到N2個完整脈沖時，計時結果為t2 ( S卩，第I個標準脈沖的上升沿到第(N2+1)個標準脈沖的上升沿之間的時間，其精度超過0.001%)。此后，FPGA在檢測到下一個被檢脈沖的上升沿(即，第Nm+1個脈沖的上升沿)時，停止被檢脈沖的計數和計時，得到被檢脈沖的計數值Nm和對應的時長tl，一次檢定采集結束。
[0025]單片機讀取一次檢定采集的結果，并計算得到對應于t2時段內被檢脈沖的等價個數N(其為實數)，即
[0026]N = Nm*t2/tl (公式 I)
[0027]這個N就是所得到的相對與現有技術被大為減少的具有足夠準確度的被檢脈沖數，使用N，就可以計算得到被檢表的儀表系數，例如，可通過以下公式來計算儀表系數，其中K為標準表儀表系數。
[0028]被檢表儀表系數=(N/N2)*K (公式2)
[0029]一般不同流量計儀表輸出脈沖的幅值并不相同，為了擴展本采集比對板的適用性，在FPGA的前級增加了信號調理電路，對輸出的脈沖進行整形，這樣使得采集比對板可以接受3-24V之間的大部分儀表的脈沖波形。
[0030]在采集比對板上集成通信電路，使計算結果可以通過該通信電路輸出到其它需要該結果的設備上。
[0031]整個采集比對板的動作由單片機進行控制，實現啟動檢定、脈沖采集、計算檢定結果、和檢定結果輸出。
[0032]如圖1所示，檢定脈沖采集比對板可采用EPM7128FPGA作為核心器件，用于被檢脈沖和標準脈沖的采集、計數和計時。
[0033]FPGA對脈沖的計時，以板上所帶的標準時鐘分頻后作為時鐘基準進行，可采用IMHz (時基Ius (微秒))，這個時基能夠保準常規儀表檢定的準確度要求，具體實施時，也可以根據特定情況進行調整。
[0034]在FPGA的前級，采用集成運算放大器，用作比較器作為信號整形電路，比較器的比較電壓為3V，供電電壓24V，輸出級采用5V穩壓二極管進行限幅，限幅信號進入光電耦合器(或者選用施密特觸發器)整形，整形后的兩列信號，分別進入FPGA的被檢脈沖輸入端和標準脈沖輸入端，被FPGA采集。
[0035]例如，選用C8051F單片機進行控制和計算，向FPGA發出開始檢定信號，待FPGA完成一次采集后，接收FPGA發出的檢定結束信號(通過串口線)，然后在FPGA中讀取采集結果(上述兩個計數N2、Nm、兩個計時tl、t2)，按照公式I對結果進行計算，首先得到被檢脈沖相當于標準脈沖t2時段內的精確脈沖數N (實數)。應用N和標準脈沖數N2進行上述計算，就可以得到被檢表的儀表系數。經過多次檢定，可得到檢定的重復性和不確定度。
[0036]板上的標準時鐘可同時作為單片機的時鐘源。
[0037]最后所應說明的是，以上【具體實施方式】僅用以說明本實用新型的技術方案而非限制，盡管參照較佳實施例對本實用新型進行了詳細說明，本領域的普通技術人員應當理解，可以對本實用新型的技術方案進行修改或者等同替換，而不脫離本實用新型技術方案的精神和范圍，其均應涵蓋在本實用新型的權利要求范圍當中。
【權利要求】
1.一種基于FPGA的檢定脈沖采集比對板，其特征在于，所述檢定脈沖采集比對板包括: FPGA模塊，用于對標準脈沖和被檢脈沖進行計數和計時； 信號調理電路，其連接在所述FPGA模塊的前級，用于接收標準脈沖和被檢脈沖，并對標準脈沖和被檢脈沖進行整形，并將整形后的脈沖信號提供到所述FPGA模塊； 通信電路，其連接到所述FPGA模塊和控制模塊，用于輸出檢定結果； 時鐘電路，其連接到所述FPGA模塊和所述控制模塊，用于提供時鐘信號； 所述控制模塊，其連接到所述FPGA模塊、所述信號調理電路、所述時鐘電路和所述通信電路，用于控制所連接到的上述各部分的工作，以便實現啟動檢定、脈沖數據采集、計算檢定結果、以及檢定結果輸出。
2.根據權利要求1所述的檢定脈沖采集比對板，其特征在于，所述控制模塊為C8051F系列單片機。
3.根據權利要求1所述的檢定脈沖采集比對板，其特征在于，所述FPGA模塊的型號為EPM7128。
4.根據權利要求1至3中的一個所述的檢定脈沖采集比對板，其特征在于，所述信號調理電路包括由運算放大器組成的比較器，所述比較器的比較電壓為3V，供電電壓為24V，所述比較器的輸出級采用5V穩壓二極管進行限幅，用于使限幅后的脈沖信號進入光電耦合器或施密特觸發器進行整形，并用于使整形后的脈沖信號分別進入所述FPGA模塊的被檢脈沖輸入端和標準脈沖輸入端。
【文檔編號】G01F25/00GK203837783SQ201420265317
【公開日】2014年9月17日 申請日期:2014年5月22日 優先權日:2014年5月22日
【發明者】張勁廣, 王彪, 李秀學, 許斌 申請人:北京瑞賽長城航空測控技術有限公司, 中航高科智能測控有限公司