一種三級放大結構的低誤差示波器的制造方法

一種三級放大結構的低誤差示波器的制造方法
【專利摘要】本發明公開了一種三級放大結構的低誤差示波器,包括衰減器、前置放大器、采樣器、模數轉換器、存儲器、采樣時鐘、時基電路、晶體振蕩器、中央處理器、顯示器和天線模塊；所述衰減器、前置放大器、采樣器、模數轉換器、存儲器、中央處理器、顯示器依次相連；所述模數轉換電路還與采樣時鐘相連，所述時基電路分別與采樣時鐘、晶體整蕩器、中央處理器相連；所述中央處理器還與天線模塊相連；本發明采用CPU，運算能力、處理功能強大，不但強化了示波器的性能，而且增加了很多可以擴展的接口，同時將采樣部分的電路分為多個模塊，包括采樣時鐘、時基電路、晶體振蕩器等，將功能進行細化，有利于減少內部電路的誤差，內部設置更加人性化。
【專利說明】一種三級放大結構的低誤差示波器

【技術領域】
[0001]本發明公開了一種三級放大結構的低誤差示波器，屬于信號處理設備領域。

【背景技術】
[0002]示波器作為時間域電子測量儀器，在測量領域應用極其廣泛，無論是電子電路及電子信息系統的研發、實驗、培訓，還是生產制造、故障診斷、試驗檢測等場所，到處都能見到示波器的身影。
[0003]隨著信息和通信技術的持續創新與發展，各類行業標準的不斷引入，通信設備、計算機及消費電子等終端產品在研發、設計與生產等方面的技術和環境要求也越來越高，從而對示波器的應用也提出更高要求。
[0004]示波器是利用電子示波管的特性，將人眼無法直接觀測的交變電信號轉換成圖像，顯示在熒光屏上以便測量的電子測量儀器。它是觀察數字電路實驗現象、分析實驗中的問題、測量實驗結果必不可少的重要儀器。
[0005]隨著電子技術的發展，信號處理技術的進步，現有的設備和測試儀器對示波器的要求越來越高，如何提高示波器的信號處理精度和準確性，已成為目前最需要解決的問題。
[0006]專利號為201210301583.2，專利名稱為一種示波器，該專利針對現有技術中問題提出了解決的問題，但是該專利并沒有指出如何就減少顯示信號的誤差而提出相應的解決手段。
[0007]專利號為201410284448.0，專利名稱為一種示波器，該專利指出了現有技術示波器存在的問題，但并沒有提出示波器誤差的問題，同時也沒有擴展現有示波器的功能。


【發明內容】

[0008]本發明所要解決的技術問題是:針對現有技術的缺陷，提供一種三級放大結構的低誤差示波器，采用CPU，CPU的運算能力強，處理功能強大，不但強化了示波器的性能，而且增加了很多可以擴展的接口，同時本發明將采樣部分的電路分為多個模塊，分為采樣時鐘、時基電路、晶體振蕩器等，將功能進行細化。
[0009]本發明為解決上述技術問題采用以下技術方案:
一種三級放大結構的低誤差示波器，包括衰減器、前置放大器、采樣器、模數轉換器、存儲器、采樣時鐘、時基電路、晶體振蕩器、中央處理器、顯示器和天線模塊；
所述衰減器、前置放大器、采樣器、模數轉換器、存儲器、中央處理器、顯示器依次相連；
所述模數轉換器還與采樣時鐘相連，所述時基電路分別與采樣時鐘、晶體整蕩器、中央處理器相連；所述中央處理器還與天線模塊相連；
信號進入衰減器進行衰減后進入前置放大器進行信號放大，經過放大后的信號進入采樣器進行采樣，經過采樣后的信號進入模數轉換器，由模擬信號轉換為數字信號，信號進入采樣器的時候，晶體振蕩器為時基電路提供驅動，時基電路在中央處理器的控制下產生脈沖信號，提供給采樣時鐘，采樣時鐘為采樣器提供采樣時的時鐘基準，存儲器將轉化為數字信號的信號進行儲存，進入中央處理器處理后通過顯示屏進行顯示；
信號經過中央處理器處理后通過天線模塊發送出去。
[0010]所述前置放大器的具體電路連接包括第一電容、第二電容、第三電容、第四電容、第五電容、第六電容、第七電容、第八電容、第九電容、第十電容、第i 電容、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻、第十二電阻、第十三電阻，第一三極管、第二三極管、第三三極管，其中，所述第一電容分別與第三電容的一端、第八電容的一端、第六電阻的一端、第一三極管的基極相連；所述第三電容的另一端分別連接第一電阻的一端、第十電阻的一端；所述第八電容的另一端連接第一電阻的另一端；所述第十電阻的另一端分別連接第九電阻的一端、第七電容的一端；所述第七電容的另一端連接第二電阻的一端；所述第二電阻的另一端連接第十電容的一端；所述第十電容的另一端分別連接第三三極管的發射極、第十一電容的一端；所述第十一電容的另一端連接第十二電阻的一端；所述第十二電阻的另一端分別連接第十三電阻的一端、第七電阻的一端、第五電阻的一端、第九電容的一端、第三電阻的一端、第六電阻的另一端；所述第九電阻的另一端分別連接第六電容的一端、第十一電阻的一端；所述第六電容的另一端連接第八電阻的一端；所述第八電阻的另一端分別連接第二電容的一端、第四電阻的一端；所述第二電容的另一端連接第一三極管的發射極；所述第一三極管的集電極分別連接第三電阻的另一端、第五電容的一端；所述第五電容的另一端連接第二三極管的基極、所述第二三極管的集電極連接第五電阻的另一端；所述第四電阻的另一端連接第九電容的另一端；所述第十一電阻的另一端連接第四電容的一端；所述第四電容的另一端分別連接第十二電容的一端、第二三極管的發射極；所述第十二電容的另一端分別連接第七電阻的另一端、第三三極管的基極；所述第三三極管的集電極連接第十三電阻的另一端。
[0011]作為本發明的進一步優化方案，所述衰減器采用的芯片型號為FAC0603。
[0012]作為本發明的進一步優化方案，所述中央處理器采用CPU，所述CPU的型號為MT6129。
[0013]作為本發明的進一步優化方案，所述天線模塊中采用的天線為微帶貼片天線。
[0014]作為本發明的進一步優化方案，還包括鍵盤，所述鍵盤與控制器相連。
[0015]作為本發明的進一步優化方案，還包括濾波器，所述濾波器設置于衰減器和前置放大器之間，經由衰減器輸出的信號經過濾波器的濾波后進入前置放大器進行放大。
[0016]本發明采用以上技術方案與現有技術相比，具有以下技術效果:本發明采用CPU，CPU的運算能力強，處理功能強大，不但強化了示波器的性能，而且增加了很多可以擴展的接口，同時本發明將采樣部分的電路分為多個模塊，分為采樣時鐘、時基電路、晶體振蕩器等，將功能進行細化，有利于減少內部電路的誤差，提高操作效率，內部設置更加人性化，設計新穎，值得推廣。

【專利附圖】

【附圖說明】
[0017]圖1是本發明的電路模塊連接示意圖。
[0018]圖2是本發明中前置放大器的電路示意圖， 其中:C1-C11分別表75第一電容、第二電容、第三電容、第四電容、第五電容、第六電容、第七電容、第八電容、第九電容、第十電容、第i 電容,R1-R13分別表不第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻、第十二電阻、第十三電阻，D1-D3分別表示第一三極管、第二三極管、第三三極管。

【具體實施方式】
[0019]下面詳細描述本發明的實施方式，所述實施方式的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施方式是示例性的，僅用于解釋本發明，而不能解釋為對本發明的限制。
[0020]本【技術領域】技術人員可以理解的是，本發明中涉及到的相關模塊及其實現的功能是在改進后的硬件及其構成的裝置、器件或系統上搭載現有技術中常規的計算機軟件程序或有關協議就可實現，并非是對現有技術中的計算機軟件程序或有關協議進行改進。例如，改進后的計算機硬件系統依然可以通過裝載現有的軟件操作系統來實現該硬件系統的特定功能。因此，可以理解的是，本發明的創新之處在于對現有技術中硬件模塊的改進及其連接組合關系，而非僅僅是對硬件模塊中為實現有關功能而搭載的軟件或協議的改進。
[0021]本【技術領域】技術人員可以理解的是，本發明中提到的相關模塊是用于執行本申請中所述操作、方法、流程中的步驟、措施、方案中的一項或多項的硬件設備。所述硬件設備可以為所需的目的而專門設計和制造，或者也可以采用通用計算機中的已知設備或已知的其他硬件設備。所述通用計算機有存儲在其內的程序選擇性地激活或重構。
[0022]本【技術領域】技術人員可以理解，除非特意聲明，這里使用的單數形式“一”、“一個”、“所述”和“該”也可包括復數形式。應該進一步理解的是，本發明的說明書中使用的措辭“包括”是指存在所述特征、整數、步驟、操作、元件和/或組件，但是并不排除存在或添加一個或多個其他特征、整數、步驟、操作、元件、組件和/或它們的組。應該理解，當我們稱元件被“連接”或“耦接”到另一元件時，它可以直接連接或耦接到其他元件，或者也可以存在中間元件。此外，這里使用的“連接”或“耦接”可以包括無線連接或耦接。這里使用的措辭“和/或”包括一個或更多個相關聯的列出項的任一單元和全部組合。
[0023]本【技術領域】技術人員可以理解，除非另外定義，這里使用的所有術語(包括技術術語和科學術語)具有與本發明所屬領域中的普通技術人員的一般理解相同的意義。還應該理解的是，諸如通用字典中定義的那些術語應該被理解為具有與現有技術的上下文中的意義一致的意義，并且除非像這里一樣定義，不會用理想化或過于正式的含義來解釋。
[0024]下面結合附圖對本發明的技術方案做進一步的詳細說明:
本發明的電路模塊連接示意圖如圖1所示，包括衰減器、前置放大器、采樣器、模數轉換器、存儲器、采樣時鐘、時基電路、晶體振蕩器、中央處理器、顯示器和天線模塊；
所述衰減器、前置放大器、采樣器、模數轉換器、存儲器、中央處理器、顯示器依次相連；
所述模數轉換電路還與采樣時鐘相連，所述時基電路分別與采樣時鐘、晶體整蕩器、中央處理器相連；所述中央處理器還與天線模塊相連；
信號進入衰減器進行衰減后進入前置放大器進行信號放大，經過放大后的信號進入采樣器進行采樣，經過采樣后的信號進入模數轉換器，由模擬信號轉換為數字信號，信號進入采樣器的時候，晶體振蕩器為時基電路提供驅動，時基電路在中央處理器的控制下產生脈沖信號，提供給采樣時鐘，采樣時鐘為采樣器提供采樣時的時鐘基準，存儲器將轉化為數字信號的信號進行儲存，進入中央處理器處理后通過顯示屏進行顯示；
信號經過中央處理器處理后通過天線模塊發送出去。
[0025]本發明中前置放大器的電路示意圖如圖2所示，所述前置放大器的具體電路連接包括第一電容、第二電容、第三電容、第四電容、第五電容、第六電容、第七電容、第八電容、第九電容、第十電容、第十一電容、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻、第八電阻、第九電阻、第十電阻、第i^一電阻、第十二電阻、第十三電阻，第一三極管、第二三極管、第三三極管，其中，所述第一電容分別與第三電容的一端、第八電容的一端、第六電阻的一端、第一三極管的基極相連；所述第三電容的另一端分別連接第一電阻的一端、第十電阻的一端；所述第八電容的另一端連接第一電阻的另一端；所述第十電阻的另一端分別連接第九電阻的一端、第七電容的一端；所述第七電容的另一端連接第二電阻的一端；所述第二電阻的另一端連接第十電容的一端；所述第十電容的另一端分別連接第三三極管的發射極、第十一電容的一端；所述第十一電容的另一端連接第十二電阻的一端；所述第十二電阻的另一端分別連接第十三電阻的一端、第七電阻的一端、第五電阻的一端、第九電容的一端、第三電阻的一端、第六電阻的另一端；所述第九電阻的另一端分別連接第六電容的一端、第十一電阻的一端；所述第六電容的另一端連接第八電阻的一端；所述第八電阻的另一端分別連接第二電容的一端、第四電阻的一端；所述第二電容的另一端連接第一三極管的發射極；所述第一三極管的集電極分別連接第三電阻的另一端、第五電容的一端；所述第五電容的另一端連接第二三極管的基極、所述第二三極管的集電極連接第五電阻的另一端；所述第四電阻的另一端連接第九電容的另一端；所述第十一電阻的另一端連接第四電容的一端；所述第四電容的另一端分別連接第十二電容的一端、第二三極管的發射極；所述第十二電容的另一端分別連接第七電阻的另一端、第三三極管的基極；所述第三三極管的集電極連接第十三電阻的另一端。
[0026]作為本發明的進一步優化方案，所述衰減器采用的芯片型號為FAC0603。
[0027]作為本發明的進一步優化方案，所述中央處理器采用CPU，所述CPU的型號為MT6129, CPU相比于單片機而言，性能更加齊全，內部結構也更復雜，能夠實現的功能也更多，在處理信號中速度會更快。
[0028]作為本發明的進一步優化方案，所述天線模塊中采用的天線為微帶貼片天線，微帶貼片天線使用最廣泛，其體積可以做到很小，信號頻率比較準確。
[0029]作為本發明的進一步優化方案，還包括鍵盤，所述鍵盤與控制器相連。
[0030]作為本發明的進一步優化方案，還包括濾波器，所述濾波器設置于衰減器和前置放大器之間，經由衰減器輸出的信號經過濾波器的濾波后進入前置放大器進行放大。
[0031 ] 所述顯示器為觸摸屏，控制器內設有操作界面，通過顯示屏顯示，用于操作。
[0032]作為本發明的進一步優化方案，所述采樣時鐘采用的芯片為DS1302，該芯片可直接與單片機相連，實現時鐘，避免了以往的在單片機內部單獨設置時鐘的問題，出現問題便于查找。
[0033]作為本發明的進一步優化方案，還包括鍵盤，所述鍵盤與控制器相連，本發明中的顯示器有觸屏操作功能，加入鍵盤后兩者配合工作，使用時更加方便，提高操作效率，在一方出現問題時，有備選方案。
[0034]上面結合附圖對本發明的實施方式作了詳細說明，但是本發明并不限于上述實施方式，在本領域普通技術人員所具備的知識范圍內，還可以在不脫離本發明宗旨的前提下做出各種變化。以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而并非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案范圍內，當可利用上述揭示的技術內容做出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案內容，依據本發明的技術實質，在本發明的精神和原則之內，對以上實施例所作的任何簡單的修改、等同替換與改進等，均仍屬于本發明技術方案的保護范圍之內。
【權利要求】
1.一種三級放大結構的低誤差示波器，其特征在于:包括衰減器、前置放大器、采樣器、模數轉換器、存儲器、采樣時鐘、時基電路、晶體振蕩器、中央處理器、顯示器和天線模塊； 所述衰減器、前置放大器、采樣器、模數轉換器、存儲器、中央處理器、顯示器依次相連； 所述模數轉換器還與采樣時鐘相連，所述時基電路分別與采樣時鐘、晶體整蕩器、中央處理器相連；所述中央處理器還與天線模塊相連； 信號進入衰減器進行衰減后進入前置放大器進行信號放大，經過放大后的信號進入采樣器進行采樣，經過采樣后的信號進入模數轉換器，由模擬信號轉換為數字信號，信號進入采樣器的時候，晶體振蕩器為時基電路提供驅動，時基電路在中央處理器的控制下產生脈沖信號，提供給采樣時鐘，采樣時鐘為采樣器提供采樣時的時鐘基準，存儲器將轉化為數字信號的信號進行儲存，進入中央處理器處理后通過顯示屏進行顯示； 信號經過中央處理器處理后通過天線模塊發送出去； 所述前置放大器的具體電路結構包括第一電容、第二電容、第三電容、第四電容、第五電容、第六電容、第七電容、第八電容、第九電容、第十電容、第i^一電容、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻、第十二電阻、第十三電阻，第一三極管、第二三極管、第三三極管，其中，所述第一電容分別與第三電容的一端、第八電容的一端、第六電阻的一端、第一三極管的基極相連；所述第三電容的另一端分別連接第一電阻的一端、第十電阻的一端；所述第八電容的另一端連接第一電阻的另一端；所述第十電阻的另一端分別連接第九電阻的一端、第七電容的一端；所述第七電容的另一端連接第二電阻的一端；所述第二電阻的另一端連接第十電容的一端；所述第十電容的另一端分別連接第三三極管的發射極、第十一電容的一端；所述第十一電容的另一端連接第十二電阻的一端；所述第十二電阻的另一端分別連接第十三電阻的一端、第七電阻的一端、第五電阻的一端、第九電容的一端、第三電阻的一端、第六電阻的另一端；所述第九電阻的另一端分別連接第六電容的一端、第十一電阻的一端；所述第六電容的另一端連接第八電阻的一端；所述第八電阻的另一端分別連接第二電容的一端、第四電阻的一端；所述第二電容的另一端連接第一三極管的發射極；所述第一三極管的集電極分別連接第三電阻的另一端、第五電容的一端；所述第五電容的另一端連接第二三極管的基極，所述第二三極管的集電極連接第五電阻的另一端；所述第四電阻的另一端連接第九電容的另一端；所述第十一電阻的另一端連接第四電容的一端；所述第四電容的另一端分別連接第十二電容的一端、第二三極管的發射極；所述第十二電容的另一端分別連接第七電阻的另一端、第三三極管的基極；所述第三三極管的集電極連接第十三電阻的另一端。
2.如權利要求1所述的一種三級放大結構的低誤差示波器，其特征在于:所述衰減器采用的芯片型號為FAC0603。
3.如權利要求1所述的一種三級放大結構的低誤差示波器，其特征在于:所述中央處理器的型號為MT6129。
4.如權利要求3所述的一種三級放大結構的低誤差示波器，其特征在于:所述天線模塊中采用的天線為微帶貼片天線。
5.如權利要求1所述的一種三級放大結構的低誤差示波器，其特征在于:還包括鍵盤，所述鍵盤與控制器相連。
6.如權利要求1所述的一種三級放大結構的低誤差示波器，其特征在于:還包括濾波器，所述濾波器設置于衰減器和前置放大器之間，經由衰減器輸出的信號經過濾波器的濾波后進入前置放大器進行放大。
【文檔編號】G01R13/02GK104374970SQ201410679485
【公開日】2015年2月25日 申請日期:2014年11月25日 優先權日:2014年11月25日
【發明者】孫道明, 司馬云, 吳會利, 謝中明 申請人:蘇州立瓷電子技術有限公司