一種集成電路高壓引腳連通性測試方法
【專利摘要】本發明公開了一種集成電路高壓引腳連通性測試方法，包括以下步驟：除連接在集成芯片內部的MOS管襯底body的待測引腳端口PIN外，其它引腳端口PIN都接地；在待測端口PIN加負電流，測試其對地電壓V。本發明的方法能夠完成對芯片高壓引腳的連通性測試，使集成電路的中測技術更加完備。
【專利說明】一種集成電路高壓弓I腳連通性測試方法
【技術領域】
[0001]本發明涉及集成電路測試領域，具體涉及一種集成電路高壓引腳連通性測試方法。
【背景技術】
[0002]目前在集成電路中測領域，對探針卡和芯片之間的連通性只能測試低壓引腳，高壓引腳則無法測試。
[0003]ESD是Electro-Static discharge的縮寫，其意思是“靜電釋放”。
[0004]PAD指整個芯片的輸入輸出口，是要和外部封裝框架(bonding frame)相連的接□。
[0005]通常情況下，低壓引腳都有對電源和地的ESD電路，借助于這些ESD保護二極管進行測試，ESD電路結構如圖1所示。PAD和VDD之間的電路等效成一個正向的二極管，PAD和VSS之間等效成一個反向的二極管，給待測PAD注入正/負電流，再檢測PAD端上的電壓，來判斷探針是否和PAD連接好，同時判斷PAD有無短路。
【發明內容】
[0006]本發明針對上述問題，提供了一種集成電路高壓引腳連通性測試方法，包括以下步驟:
[0007]SI，除連接在集成芯片內部的MOS管襯底body的待測引腳端口 PIN外，其它引腳端口 PIN都接地；
[0008]S2，在待測端口 PIN加負電流，測試其對地電壓V。
[0009]進一步地，所述步驟S2具體為:在待測引腳PIN上加負電流，一般幾百微安，這個電流流過連接在集成芯片內部的MOS管漏極drain和MOS管襯底body之間的寄生二極管，在襯底body和漏極drain之間形成電壓,如果電壓范圍在_1.0V至-0.2V之間則測試通過，標明連通性正常，如果超出此范圍或者測不到電壓，則測試失敗，表明連通性異常。
[0010]本發明的優點:
[0011]本發明能夠完成對芯片高壓引腳的連通性測試，使集成電路的中測技術更加完備。
[0012]除了上面所描述的目的、特征和優點之外，本發明還有其它的目的、特征和優點。下面將參照圖，對本發明作進一步詳細的說明。
【專利附圖】
【附圖說明】
[0013]構成本申請的一部分的附圖用來提供對本發明的進一步理解，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。
[0014]圖1是本發明的一種集成電路高壓引腳連通性測試方法流程圖；
[0015]圖2是集成電路低壓管腳ESD等效電路圖；[0016]圖3是集成電路聞壓管腳PAD不意圖。
【具體實施方式】
[0017]為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。
[0018]圖1示出了本發明的一種集成電路高壓引腳連通性測試方法流程圖。
[0019]參考圖1，如圖1所示，一種集成電路高壓引腳連通性測試方法，包括以下步驟:
[0020]SI，除連接在集成芯片內部的MOS管襯底body的待測引腳端口 PIN外，其它引腳端口 PIN都接地；
[0021]S2，在待測端口 PIN加負電流，測試其對地電壓V。
[0022]所述步驟S2具體為:在待測引腳PIN上加負電流，一般幾百微安，這個電流流過連接在集成芯片內部的MOS管漏極drain和MOS管襯底body之間的寄生二極管,在襯底body和漏極drain之間形成電壓，如果電壓范圍在-1.0V至-0.2V之間則測試通過，標明連通性正常，如果超出此范圍或者測不到電壓，則測試失敗，表明連通性異常。
[0023]本發明能夠完成對芯片高壓引腳的連通性測試，使集成電路的中測技術更加完備。
[0024]以上所述僅為本發明的較佳實施例，并不用以限制本發明，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
【權利要求】
1.一種集成電路高壓引腳連通性測試方法，其特征在于，包括以下步驟: SI，除連接在集成芯片內部的MOS管襯底body的待測弓I腳端口 PIN外，其它引腳端口PIN都接地； S2，在待測端口 PIN加負電流，測試其對地電壓V。
2.根據權利要求1所述的集成電路高壓引腳連通性測試方法，其特征在于，所述步驟S2具體為:在待測引腳PIN上加負電流，一般幾百微安，這個電流流過連接在集成芯片內部的MOS管漏極drain和MOS管襯底body之間的寄生二極管,在襯底body和漏極drain之間形成電壓，如果電壓范圍在-1.0V至-0.2V之間則測試通過，標明連通性正常，如果超出此范圍或者測不到電壓，則測試失敗，表明連通性異常。
【文檔編號】G01R31/02GK103969544SQ201410076964
【公開日】2014年8月6日 申請日期:2014年3月4日 優先權日:2014年3月4日
【發明者】劉成軍 申請人:東莞博用電子科技有限公司