線材測試系統及方法
【專利摘要】本發明公開了一種線材測試系統及方法，所述系統包括微控制單元、至少一個檢測存儲單元、至少一個反饋存儲單元和顯示單元；每個檢測存儲單元的數據輸入端口連接至微控制單元，每個檢測存儲單元的數據輸出端口和對應的反饋存儲單元的數據輸入端口之間分別連接到待測試的線材的兩端，顯示單元連接至微控制單元；由于檢測存儲單元的數據輸入端口并聯，因此僅占用微控制單元的一個IO口，因此檢測存儲單元和反饋存儲單元數量的擴充并不會增加微控制單元的IO口負擔，通過大量擴展檢測存儲單元以實現一次性對多根線材進行測試，適合批量檢測，且便于按需連接不同的接口，實現對相關線材或相當于導線直連的電路板的測試。
【專利說明】線材測試系統及方法
【技術領域】
[0001]本發明涉及電氣連接件，尤其涉及一種線材測試系統及方法。
【背景技術】
[0002]線材及直連設備在工廠生產后需要進行檢測，包括電氣性能檢測、短路斷路的檢測等，比如電子類產品中使用IDE等各類排線的檢測，PC前置USB及AUDIO的檢測，網線、VGA連接線、DVI連接線等等。
[0003]現在市場上存在的線材短路、斷路測試裝置基本原理都是基于回路檢測，以LED顯示故障。由于現有的檢測裝置大多為純硬件設計，可擴展性差，升級接口數量成本高，大多只針對于特定的線材，無法同時檢測多種線材或根據客戶需求快速更改。而且，LED顯示結果，檢測效率低，無法適應生產線上批量檢測。
[0004]因此，現有技術存在缺陷，需要改進。
【發明內容】
[0005]本發明要解決的技術問題在于，針對現有技術的上述無法同時檢測多種線材、可拓展性差、不適應批量檢測的缺陷，提供一種線材測試系統及方法。
[0006]本發明解決其技術問題所采用的技術方案是:構造一種線材測試系統，用于測試線材是否存在短路或斷路的故障，包括微控制單元、至少一個具有數據輸入端口和數據輸出端口的檢測存儲單元、與檢測存儲單元對應的至少一個具有數據輸入端口和數據輸出端口的反饋存儲單元、以及顯示單元；
[0007]每個所述檢測存儲單元的數據輸入端口并聯后連接至所述微控制單元，每個所述反饋存儲單元的數據輸出端口并聯后連接至微控制單元，每個所述檢測存儲單元的數據輸出端口和對應的反饋存儲單元的數據輸入端口之間分別連接到待測試的線材的兩端，所述顯示單元連接至所述微控制單元；
[0008]所述微控制單元用于依次輸出檢測信號至每個所述檢測存儲單元，每個所述檢測存儲單元用于緩存并輸出所述檢測信號至與所述檢測存儲單元的數據輸出端口連接的線材一端，每個所述反饋存儲單元用于接收檢測信號經過線材后形成的從線材的另一端輸出到所述反饋存儲單元的數據輸出端口的反饋信號并依次輸出所述反饋信號至所述微控制單元，所述微控制單元還用于將輸入所述線材的檢測信號與所述線材輸出的反饋信號進行比較以判定線材是否存在短路或斷路，所述顯示單元用于在所述微控制單元的控制下顯示測試結果。
[0009]本發明所述的線材測試系統，其中，所述微控制單元包括一微處理器，所述微處理器具有第一 IO 口和第二 IO 口，每個所述檢測存儲單元包括一第一鎖存器，每個所述反饋存儲單元包括一第二鎖存器；
[0010]每個所述第一鎖存器的數據輸入端口并聯后均連接至所述微處理器的第一 IO口，每個所述第二鎖存器的數據輸出端口并聯后均連接至所述微處理器的第二 IO 口。[0011]本發明所述的線材測試系統，其中，所述微處理器的型號為STC90C51，所述第一鎖存器和第二鎖存器的型號均為74HC573，
[0012]所述第一 IO 口為所述微處理器的PO端口，所述第二 IO 口為所述微處理器的Pl
端口 ；
[0013]所述第一鎖存器的數據輸入端口的ID引腳至8D引腳分別一一對應連接至PO端口的POO引腳至P07引腳，且POO引腳至P07引腳分別一一通過上拉電阻連接至內部電源；所述第一鎖存器的數據輸出端口的IQ引腳至8Q引腳分別用于通過待測試的線材一一對應地連接至所述第二鎖存器的數據輸入端口的ID引腳至8D引腳；所述第二鎖存器的數據輸出端口的IQ引腳至8Q引腳分別——對應連接至Pl端口的PlO引腳至P17引腳。
[0014]本發明所述的線材測試系統，其中，所述顯示單元包括型號為IXD1602的液晶顯示器，
[0015]所述液晶顯示器的DBO數據引腳至DB7數據引腳分別一一對應地連接至微處理器的P2端口的P20引腳至P27引腳，所述液晶顯示器的RS命令選擇引腳、R/W讀寫選擇引腳、EN使能引腳分別一一對應連接至微處理器的P4端口的P41引腳、P42引腳、P43引腳。
[0016]本發明所述的線材測試系統，其中，每個所述檢測存儲單元還包括與所述檢測存儲單元的數據輸出端口連接的、用于插接線材一端的檢測接口，每個所述反饋存儲單元還包括與所述反饋存儲單元的數據輸入端口連接的、用于插接線材另一端的反饋接口。
[0017]本發明還公開了一種基于所述線材測試系統的線材測試方法，包括斷路測試和短路測試，用于測試線材是否存在短路或斷路的故障，所述方法包括以下基本步驟:
[0018]S1、微控制單元依次輸出檢測信號至至少一個檢測存儲單元；
[0019]S2、所述檢測存儲單元緩存并輸出所述檢測信號至對應的線材一端；檢測信號經過線材后形成從線材的另一端輸出到反饋存儲單元的數據輸出端口的反饋信號；
[0020]S3、至少一個反饋存儲單元接收對應的所述反饋信號并依次輸出所述反饋信號至所述微控制單元；
[0021]S4、微控制單元將輸入所述線材的檢測信號與所述線材輸出的反饋信號進行比較以判定線材是否存在短路或斷路；
[0022]S5、顯示單元在所述微控制單元的控制下顯示測試結果。
[0023]本發明所述的線材測試方法，其中，所述斷路測試包括:針對待測試線材依序執行步驟SI至步驟S5。
[0024]本發明所述的線材測試方法，其中，執行所述短路測試時:
[0025]所述步驟SI中，輸出的檢測信號為低電平有效信號；
[0026]所述步驟S4中判定線材不存在斷路的標準是:所述反饋信號為低電平有效信號。
[0027]本發明所述的線材測試方法，其中，所述短路測試包括:首先針對每根待測試線材分別進行一輪子測試，每輪子測試都依次執行步驟S1-S3，在最后一輪子測試完成后執行步驟S4和步驟S5。
[0028]本發明所述的線材測試方法，其中，執行所述短路測試時:
[0029]所述步驟SI中，輸出的檢測信號包括輸出到當前待測試線材的高電平有效信號和輸出到與當前待測試線材一側或兩側相鄰的其他待測試線材的低電平有效信號；
[0030]所述步驟S4中，判定線材不存在短路的標準是:所述當前待測試線材輸出的反饋信號為高電平有效信號。
[0031]實施本發明的線材測試系統及方法，具有以下有益效果:本發明的線材測試系統及方法，在硬件上引入檢測存儲單元和反饋存儲單元，檢測存儲單元可以將檢測信號緩存，反饋存儲單元可以將反饋信號緩存，由于所有的檢測存儲單元的數據輸入端口并聯后連接至微控制單元，所有的反饋存儲單元的數據輸出端口并聯后連接至微控制單元，因此檢測存儲單元和反饋存儲單元數量的擴充并不會增加微控制單元的IO 口負擔，適合大量擴展檢測存儲單元以實現一次性對多根線材進行測試，適合批量檢測，且便于按需連接不同的接口，實現對相關線材或相當于導線直連的電路板的短路、斷路檢測；在軟件上利用低電平有效信號檢測斷路高電平有效信號檢測短路，軟件設計簡單，檢測靈活高效。
【專利附圖】
【附圖說明】
[0032]下面將結合附圖及實施例對本發明作進一步說明，附圖中:
[0033]圖1是本發明較佳實施例提供的線材測試系統的結構框圖；
[0034]圖2A是圖1中微控制單元的電路圖；
[0035]圖2B是圖1中檢測存儲單元的電路圖；
[0036]圖2C是圖1中反饋存儲單元的電路圖；
[0037]圖2D是圖1中顯示單元的電路圖；
[0038]圖3是本發明較佳實施例提供的線材測試方法的流程圖。
【具體實施方式】
[0039]為了解決現有技術中無法同時檢測多種線材、可拓展性差、不適應批量檢測的缺陷，本發明提供一種線材測試系統及方法，在硬件上引入檢測存儲單元和反饋存儲單元，檢測存儲單元可以將檢測信號緩存，反饋存儲單元可以將反饋信號緩存，由于所有的檢測存儲單元的數據輸入端口并聯后連接至微控制單元，所有的反饋存儲單元的數據輸出端口并聯后連接至微控制單元，因此檢測存儲單元和反饋存儲單元數量的擴充并不會增加微控制單元的IO 口負擔，適合大量擴展檢測存儲單元以實現一次性對多根線材進行測試，適合批量檢測，且便于按需連接不同的接口，實現對相關線材或相當于導線直連的電路板的短路、斷路檢測；在軟件上利用低電平有效信號檢測斷路高電平有效信號檢測短路，軟件設計簡單，檢測靈活高效。
[0040]為了對本發明的技術特征、目的和效果有更加清楚的理解，現對照附圖詳細說明本發明的【具體實施方式】。
[0041]線材測試系統，用于測試線材是否存在短路或斷路的故障，參考圖1是本發明線材測試系統的原理框圖；
[0042]線材測試系統包括微控制單元1、具有數據輸入端口和數據輸出端口的至少一個檢測存儲單元2、與檢測存儲單元2對應的至少一個具有數據輸入端口和數據輸出端口的反饋存儲單元3、以及顯示單元4 ；
[0043]每個所述檢測存儲單元2的數據輸入端口并聯后連接至所述微控制單元1，每個所述反饋存儲單元3的數據輸出端口并聯后連接至微控制單元1，每個所述檢測存儲單元2的數據輸出端口和對應的反饋存儲單元3的數據輸入端口之間分別連接到待測試的線材的兩端，所述顯示單元4連接至所述微控制單元I ;
[0044]由于所有的檢測存儲單元的數據輸入端口并聯后連接至微控制單元，所有的反饋存儲單元的數據輸出端口并聯后連接至微控制單元，因此檢測存儲單元和反饋存儲單元數量的擴充并不會增加微控制單元的IO 口負擔，適合大量擴展檢測存儲單元以實現一次性對多根線材進行測試，適合批量檢測，且便于按需連接不同的接口，實現對相關線材或相當于導線直連的電路板的短路、斷路檢測。
[0045]所述微控制單元I用于依次輸出檢測信號至每個所述檢測存儲單元2，每個所述檢測存儲單元2用于緩存并輸出所述檢測信號至與所述檢測存儲單元2的數據輸出端口連接的線材一端，每個所述反饋存儲單元3用于接收檢測信號經過線材后形成的從線材的另一端輸出到所述反饋存儲單元3的數據輸出端口的反饋信號并依次輸出所述反饋信號至所述微控制單元1，所述微控制單元I還用于將輸入所述線材的檢測信號與所述線材輸出的反饋信號進行比較以判定線材是否存在短路或斷路，所述顯示單元4用于在所述微控制單元I的控制下顯示測試結果。
[0046]參考圖2A是本發明線材測試系統的較佳實施例的電路原理圖，圖2B是圖1中檢測存儲單元的電路圖；圖2C是圖1中反饋存儲單元的電路圖。
[0047]所述微控制單元I包括一微處理器U2，所述微處理器U2具有第一 IO 口和第二 IO口 ；每個所述檢測存儲單元2包括一第一鎖存器，每個所述反饋存儲單元3包括一第二鎖存器，
[0048]每個所述第一鎖存器的數據輸入端口并聯后均連接至所述微處理器U2的第一 IO口，每個所述第二鎖存器的數據輸出端口并聯后均連接至所述微處理器U2的第二 IO 口。當然，也可以將第一鎖存器的數據輸入端口并聯后與第二鎖存器的數據輸出端口并聯后同時連接至微處理器U2的同一個IO 口，這樣更加節省了微處理器U2的IO 口占用量。
[0049]具體的，所述微處理器U2的型號為STC90C51，所述第一鎖存器和第二鎖存器的型號均為74HC573，
[0050]所述第一 IO 口為PO端口，PO端口包括POO引腳至P07引腳，所述第二 IO 口為Pl端口 ；P1端口包括PlO引腳至P17引腳。
[0051]所述第一鎖存器的數據輸入端口的ID引腳至8D引腳分別一一對應連接至PO端口的POO引腳至P07引腳，且POO引腳至P07引腳分別——通過上拉電阻R9、R18_R24連接至內部電源VCC ;所述第一鎖存器的數據輸出端口的IQ引腳至8Q引腳分別用于通過待測試的線材一一對應地連接至所述第二鎖存器的數據輸入端口的ID引腳至8D引腳；所述第二鎖存器的數據輸出端口的IQ引腳至8Q引腳分別通過一根線材一一對應連接至Pl端口的PlO引腳至P17引腳。
[0052]值得注意的是，利用鎖存器在微處理器U2的PO和Pl端口進行擴充時，必須考慮微處理器U2與鎖存器的控制端連接的相應擴充。例如本實施例中包括兩個第一鎖存器U3和U4，兩個第二鎖存器U5和U6，兩個第一鎖存器U3及U4和兩個第二鎖存器U5及U6的OE引腳分別連接至微處理器U2的P3端口的P32引腳至P35引腳，U3、U4、U5和U6的LE引腳分別連接至微處理器U2的P3端口的P36引腳、P37引腳以及P4端口的P40引腳、P41引腳，如果PO端口連接的第一鎖存器數量再擴增，則相應的需要在P3端口利用鎖存器進行相應的擴充以實現微處理器U2對第一鎖存器和第二鎖存器的控制。[0053]由于數據輸入端口、數據輸出端口和IO 口都是包括多個引腳的，因此上述的檢測存儲單元2的數據輸入端口并聯后連接至所述微控制單元I的第一 IO 口，在此是指每個數據輸出端口的各個引腳對應并聯后連接至第一 IO 口的對應引腳，例如上述的每個第一鎖存器的數據輸出端口的ID引腳均連接至PO端口的POO引腳，每個第一鎖存器的數據輸出端口的2D引腳均連接至PO端口的PO I引腳，依次類推。
[0054]測試時，PO端口依次輸出檢測信號到每個第一鎖存器，而對應的第二鎖存器的也是依次輸出反饋信號至PO端口，如此實現通過一個微處理器U2的一個端口，發送檢測信號至多個線材，進而實現線材測試中線材的接口大規模拓展和批量測試。
[0055]其中，執行斷路測試時，考慮到如果線材斷路，則微處理器檢測到的反饋信號實則為IO 口默認電平，微處理器的PO端口的POO引腳至P07引腳都分別通過上拉電阻R9、R18-R24連接至內部電源VCC，即PO端口的所有引腳默認電平為高電平有效信號，因此檢測信號為低電平有效信號，以避免IO 口默認電平對造成的“非斷路”假象。判定線材不存在斷路的標準是:所述反饋信號與對應的所述檢測信號完全相同，即反饋信號為低電平有效信號。
[0056]如果斷路測試合格才進行短路測試，執行所述短路測試時:針對排線等中的每根線材分別進行一輪測試，每輪測試中檢測信號包括輸出到當前待測試線材的高電平有效信號和輸出到所述排線中位于當前待測試線材一側或兩側的線材的低電平有效信號；因為排線中的線材短路一般是鄰近的線材之間互相斷路，所以每輪檢測時，必須針對兩根或者三根線材進行。如果當前待測試線材與其一側或兩側的線材短接了，那么當前待測試線材的高電平有效信號將會被拉低到低電平有效信號，因此輸出的反饋信號必定為低電平有效信號，因此，判定線材不存在短路的標準是:所述當前待測試線材對應的反饋信號為高電平有效信號。
[0057]為了便于同時測試各種類型的線材，每個所述檢測存儲單元2還包括與所述檢測存儲單元2的數據輸出端口連接的、用于插接線材一端的檢測接口，每個所述反饋存儲單元3還包括與所述反饋存儲單元3的數據輸入端口連接的、用于插接線材另一端的反饋接口，檢測接口和反饋接口可以包含各種線材的接口。
[0058]結合圖2A，參考圖2B中，所述檢測接口包括型號為PCIE_X1的接口 J3，接口 J3可以同時連接兩根線材，當然接口單元還可以是USB接口，例如參考圖2C中，示出的反饋接口包括接口 CN2和CN3，接口 CN2和CN3均為USB3.0接口，接口 CN2和CN3分別連接一根線材。
[0059]因此上述的第一鎖存器的數據輸出端口的IQ引腳至8Q引腳分別用于通過待測試的線材一一對應地連接至所述第二鎖存器的數據輸入端口的ID引腳至8D引腳實則為:第一鎖存器的數據輸出端口的IQ引腳至8Q引腳分別連接至接口 J3的相應引腳，第二鎖存器的數據輸入端口的ID引腳至8D引腳分別連接至接口 CN2和CN3的相應引腳:例如，第一個第一鎖存器U3的IQ引腳通過電阻R26連接至接口 J3的UVBUS11引腳和UVBUS12引腳，U3的2Q引腳通過電阻R26連接至接口 J3的Dl-引腳，U3的3Q引腳通過電阻R26連接至接口 J3的Dl+引腳等等，具體參照圖2A-2C所示。
[0060]其中，UVBUS11引腳和UVBUS12引腳本為接口 J3的電源引腳，其在J3內部是連接在一起的，以作為備用，由于此時接口 J3僅作為轉發數據之用，因此UVBUS11引腳和UVBUS12引腳實際上可以只選其中一個引腳連接即可，此為公知技術，此處不再贅述。類似的還有與U3的8Q引腳連接的接口 J3的GND11-GND17，與U4的8Q引腳連接的接口 J3的GND21-GND27，與U4的IQ引腳連接的接口 J3的UVBUS21引腳和UVBUS22引腳，與第一個第二鎖存器U5的3D引腳連接的接口 CN3的4號引腳和7號引腳，與第二個第二鎖存器U6的3D引腳連接的接口 CM的4號引腳和7號引腳。
[0061 ] 本實施例中，第一鎖存器U3和U4可以同時連接6根線材，兩個第一鎖存器則同時連接12根線材，斷路測試時，微處理器U2的PO端口的POO引腳至P07引腳均輸出低電平有效信號，該低電平有效信號緩存在第一個第一鎖存器U3內，然后再發送檢測信號到第二個第一鎖存器U4內，如此實現微處理器U2的一個IO 口輸出檢測信號到多個檢測存儲單元2，在工廠測試時，可以按需拓展與線材連接的接口 J3，即按需拓展檢測存儲單元2。實現線材的批量測試，且根據線材的種類不同，可以更改與其對應的接口 J3的類型，即可以達到同時檢測多種線材的效果。
[0062]參考圖2D是圖1中顯示單元的電路圖；結合圖2A,其中，所述顯示單元4包括型號為IXD1602液晶顯示器U7。所述液晶顯示器U7的DBO數據引腳至DB7數據引腳分別一一對應地連接至微處理器U2的P2端口的P20引腳至P27引腳，所述液晶顯示器U7的RS命令選擇引腳、R/W讀寫選擇引腳、EN使能引腳分別一一對應連接至微處理器U2的P4端口的P41引腳、P42引腳、P43引腳。由于測試的線材數量龐大，因此現有技術中的LED顯示明顯不能滿足需求，為此本發明將最后的測試結果通過LCD屏進行文字顯示，這也就迎合了批量測試的效果。
[0063]基于上述線材測試系統，本發明還公開了一種線材測試方法，包括斷路測試和短路測試，用于測試線材是否存在短路或斷路的故障，參考圖3是本發明線材測試方法的基本步驟流程圖，所述方法包括以下基本步驟:
[0064]S1、微控制單元I的第一 IO 口依次輸出檢測信號至至少一個檢測存儲單元2 ；
[0065]S2、所述檢測存儲單元2緩存并輸出所述檢測信號至對應的線材一端；檢測信號經過線材后形成從線材的另一端輸出到反饋存儲單元3的數據輸出端口的反饋信號；
[0066]S3、至少一個反饋存儲單元3接收對應的所述反饋信號并依次輸出所述反饋信號至所述微控制單元I ;
[0067]S4、微控制單元I將輸入所述線材的檢測信號與所述線材輸出的反饋信號進行比較以判定線材是否存在短路或斷路；
[0068]如果，判定線材不存在斷路，則認為斷路測試合格；如果判定線材不存在短路，則認為短路測試合格；
[0069]S5、顯示單元4在所述微控制單元I的控制下顯示測試結果,優選為通過IXD顯示屏顯示。利用LCD顯示屏顯示可以將結果一目了然的顯示，也就迎合了擴展接口后實現批量測試的目的。
[0070]其中，斷路測試包括:針對待測試線材依序執行步驟SI至步驟S5 ；
[0071]其中，短路測試包括:所述短路測試包括:首先針對每根待測試線材分別進行一輪子測試，每輪子測試都依次執行步驟S1-S3，在最后一輪子測試完成后執行步驟S4和步驟S5。
[0072]對于單根線材僅用執行斷路測試，對于IDE等各類排線、USB、網線等既要執行斷路測試，又要執行所述短路測試，且必須先執行所述斷路測試，如果斷路測試合格，再執行所述短路測試。
[0073]進行斷路測試時，所述步驟SI中輸出的檢測信號為低電平有效信號。檢測信號的選擇與微控制單元I中采用的微處理器的IO 口默認電平有關，一般將微處理器的IO 口設置上拉電阻，即微處理器的IO 口默認電平為高電平有效信號。如果線材斷路，則微處理器檢測到的反饋信號實則為IO 口默認電平，因此，為了避免IO 口默認電平對造成的“非斷路”假象，必須將檢測信號設定為低電平有效信號。此時，執行所述斷路測試時:所述步驟S4中判定線材不存在斷路的標準是:反饋信號與檢測信號完全相同，即所述反饋信號為低電平有效信號。
[0074]執行所述短路測試時:針對排線等中的每根線材分別進行一輪測試，每輪測試都依次執行步驟S1-S3，最后一輪測試后執行步驟S4和S5 ；
[0075]此時，所述步驟SI中，輸出的檢測信號包括輸出到當前待測試線材的高電平有效信號和輸出到所述排線中與當前待測試線材一側或兩側相鄰的其他待測試線材的低電平有效信號；因為排線中的線材短路一般是鄰近的線材之間互相短路，所以每輪檢測時，必須同時針對兩根或者三根相鄰的線材進行。
[0076]且所述步驟S4中，判定線材不存在短路的標準是:所述當前待測試線材對應的反饋信號為高電平有效信號。由于當前待測試線材的檢測信號為高電平有效信號，位于當前待測試線材一側或兩側的線材的檢測信號為低電平有效信號，如果當前待測試線材與其一側或兩側的線材短接了，那么當前待測試線材的高電平有效信號將會被拉低到低電平有效信號，因此輸出的反饋信號必定為低電平有效信號，因此當前待測試線材對應的反饋信號為高電平有效信號時表明未被短路，鑒于上述的微處理器的IO 口默認電平為高電平有效信號，所以才必須如上述方法所述優先執行斷路測試。
[0077]雖然也可以將當前待測試的線材的檢測信號設為低電平有效信號，其一側或兩側的線材的檢測信號為高電平有效信號，那么不存在短路的標準應該是:其一側或兩側的線材的反饋信號沒有改變為低電平有效信號，但是此種情況下需要比較兩側的線材的反饋信號，即涉及到兩根線材的數據，增加了數據的分析工作量，而設置當前待測試線材的檢測信號為高電平有效信號，僅需分析當前待測試線材的反饋信號即可，簡單有效。
[0078]綜上所述，本發明的線材測試系統及方法，在硬件上引入檢測存儲單元和反饋存儲單元，檢測存儲單元可以將檢測信號緩存，反饋存儲單元可以將反饋信號緩存，由于所有的檢測存儲單元的數據輸入端口并聯后連接至微控制單元，所有的反饋存儲單元的數據輸出端口并聯后連接至微控制單元，因此檢測存儲單元和反饋存儲單元數量的擴充并不會增加微控制單元的IO 口負擔，適合大量擴展檢測存儲單元以實現一次性對多根線材進行測試，適合批量檢測，且便于按需連接不同的接口，實現對相關線材或相當于導線直連的電路板的短路、斷路檢測；在軟件上利用低電平有效信號檢測斷路高電平有效信號檢測短路，軟件設計簡單，檢測靈活高效。
[0079]上面結合附圖對本發明的實施例進行了描述，但是本發明并不局限于上述的【具體實施方式】，上述的【具體實施方式】僅僅是示意性的，而不是限制性的，本領域的普通技術人員在本發明的啟示下，在不脫離本發明宗旨和權利要求所保護的范圍情況下，還可做出很多形式，這些均屬于本發明的保護之內。
【權利要求】
1.一種線材測試系統，用于測試線材是否存在短路或斷路的故障，其特征在于，包括微控制單元(I)、至少一個具有數據輸入端口和數據輸出端口的檢測存儲單元(2)、與檢測存儲單元(2)對應的至少一個具有數據輸入端口和數據輸出端口的反饋存儲單元(3)、以及顯示單元(4)； 每個所述檢測存儲單元(2)的數據輸入端口并聯后連接至所述微控制單元(I )，每個所述反饋存儲單元(3)的數據輸出端口并聯后連接至微控制單元(1)，每個所述檢測存儲單元(2)的數據輸出端口和對應的反饋存儲單元(3)的數據輸入端口之間分別連接到待測試的線材的兩端，所述顯示單元(4)連接至所述微控制單元(I)； 所述微控制單元(I)用于依次輸出檢測信號至每個所述檢測存儲單元(2)，每個所述檢測存儲單元(2)用于緩存并輸出所述檢測信號至與所述檢測存儲單元(2)的數據輸出端口連接的線材一端，每個所述反饋存儲單元(3)用于接收檢測信號經過線材后形成的從線材的另一端輸出到所述反饋存儲單元(3)的數據輸出端口的反饋信號并依次輸出所述反饋信號至所述微控制單元(1)，所述微控制單元(I)還用于將輸入所述線材的檢測信號與所述線材輸出的反饋信號進行比較以判定線材是否存在短路或斷路，所述顯示單元(4)用于在所述微控制單元(I)的控制下顯示測試結果。
2.根據權利要求1所述的線材測試系統，其特征在于，所述微控制單元(I)包括一微處理器(U2)，所述微處理器(U2)具有第一 IO 口和第二 IO 口，每個所述檢測存儲單元(2)包括一第一鎖存器，每個所述反饋存儲單元(3)包括一第二鎖存器； 每個所述第一鎖存器的數據輸入端口并聯后均連接至所述微處理器(U2)的第一 IO口，每個所述第二鎖存器的數據輸出端口并聯后均連接至所述微處理器(U2)的第二 IO 口。
3.根據權利要求2所述的線材測試系統，其特征在于，所述微處理器(U2)的型號為STC90C51，所述第一鎖存器和第二鎖存器的型號均為74HC573， 所述第一 IO 口為所述微處理器(U2)的PO端口，所述第二 IO 口為所述微處理器(U2)的Pl端口 ； 所述第一鎖存器的數據輸入端口的ID引腳至8D引腳分別一一對應連接至PO端口的POO引腳至P07引腳，且POO引腳至P07引腳分別一一通過上拉電阻連接至內部電源(VCC);所述第一鎖存器的數據輸出端口的IQ引腳至8Q引腳分別用于通過待測試的線材一一對應地連接至所述第二鎖存器的數據輸入端口的ID引腳至8D引腳；所述第二鎖存器的數據輸出端口的IQ引腳至8Q引腳分別——對應連接至Pl端口的PlO引腳至P17引腳。
4.根據權利要求3所述的線材測試系統，其特征在于，所述顯示單元(4)包括型號為LCD1602的液晶顯示器(U7)， 所述液晶顯示器(U7)的DBO數據引腳至DB7數據引腳分別一一對應地連接至微處理器(U2)的P2端口的P20引腳至P27引腳，所述液晶顯示器(U7)的RS命令選擇引腳、R/W讀寫選擇引腳、EN使能引腳分別一一對應連接至微處理器(U2)的P4端口的P41引腳、P42引腳、P43引腳。
5.根據權利要求1所述的線材測試系統，其特征在于，每個所述檢測存儲單元(2)還包括與所述檢測存儲單元(2)的數據輸出端口連接的、用于插接線材一端的檢測接口，每個所述反饋存儲單元(3)還包括與所述反饋存儲單元(3)的數據輸入端口連接的、用于插接線材另一端的反饋接口。
6.一種基于權利要求1-5任一項所述線材測試系統的線材測試方法，包括斷路測試和短路測試，用于測試線材是否存在短路或斷路的故障，其特征在于，所述方法包括以下基本步驟: 51、微控制單元(I)依次輸出檢測信號至至少一個檢測存儲單元(2)； 52、所述檢測存儲單元(2)緩存并輸出所述檢測信號至對應的線材一端；檢測信號經過線材后形成從線材的另一端輸出到反饋存儲單元(3)的數據輸出端口的反饋信號； 53、至少一個反饋存儲單元(3)接收對應的所述反饋信號并依次輸出所述反饋信號至所述微控制單元(I); 54、微控制單元(I)將輸入所述線材的檢測信號與所述線材輸出的反饋信號進行比較以判定線材是否存在短路或斷路； 55、顯示單元(4)在所述微控制單元(I)的控制下顯示測試結果。
7.根據權利要求6所述的線材測試方法，其特征在于， 所述斷路測試包括:針對待測試線材依序執行步驟SI至步驟S5。
8.根據權利要求7所述的線材測試方法，其特征在于，執行所述短路測試時: 所述步驟SI中，輸出的檢測信號為低電平有效信號； 所述步驟S4中判定線材不存在斷路的標準是:所述反饋信號為低電平有效信號。·
9.根據權利要求6所述的線材測試方法，其特征在于， 所述短路測試包括:首先針對每根待測試線材分別進行一輪子測試，每輪子測試都依次執行步驟S1-S3，在最后一輪子測試完成后執行步驟S4和步驟S5。
10.根據權利要求9所述的線材測試方法，其特征在于，執行所述短路測試時: 所述步驟SI中，輸出的檢測信號包括輸出到當前待測試線材的高電平有效信號和輸出到與當前待測試線材一側或兩側相鄰的其他待測試線材的低電平有效信號； 所述步驟S4中，判定線材不存在短路的標準是:所述當前待測試線材輸出的反饋信號為高電平有效信號。
【文檔編號】G01R31/02GK103713230SQ201310739249
【公開日】2014年4月9日 申請日期:2013年12月27日 優先權日:2013年12月27日
【發明者】張沖 申請人:深圳寶龍達信息技術股份有限公司