一種芯片失效分析樣品的制備方法
【專利摘要】本發明提供一種芯片失效分析樣品的制備方法，包括步驟：1）提供一芯片，所述芯片具有一正面及一背面，且所述芯片包裹有封裝膜塑；2）于所述芯片中定義目標層，對所述芯片的正面一側進行研磨，去除所述正面一側的封裝塑膜及部分的芯片，直至研磨面與所述目標層表面之間具有一預設間距；3）于所述研磨面表面形成保護層；4）去除剩余的封裝膜塑；5）采用拋光工藝去除所述保護層，并繼續拋光直至露出所述目標層。由于封裝膜塑與芯片有匹配的膨脹系數，研磨過程中芯片不會彎曲，而且，封裝膜塑能很大程度的加大樣品的尺寸，增加研磨時的方位可控性；后續過程中采用氣相沉積法形成保護層后去除封裝塑膜，然后進行拋光便可獲得平坦的目標層。
【專利說明】一種芯片失效分析樣品的制備方法
【技術領域】
[0001]本發明屬于半導體領域，特別是涉及一種芯片失效分析樣品的制備方法。
【背景技術】
[0002]一般來說，集成電路在研制、生產和使用過程中失效不可避免。隨著人們對產品質量和可靠性要求的不斷提高，失效分析工作也顯得越來越重要，通過芯片失效分析，可以幫助集成電路設計人員找到設計上的缺陷、工藝參數的不匹配或設計與操作中的不當等問題。
[0003]具體來說，失效分析的意義主要表現在以下幾個方面:1)失效分析是確定芯片失效機理的必要手段；2)失效分析為有效的故障診斷提供了必要的信息；3)失效分析為設計工程師不斷改進或者修復芯片的設計，使之與設計規范更加吻合提供必要的反饋信息；4)失效分析可以評估不同測試向量的有效性，為生產測試提供必要的補充，為驗證測試流程優化提供必要的信息基礎。
[0004]在失效分析過程中，往往需要對芯片內固定的某一層或多層的內部結構電路進行觀察和分析。隨著制程的不斷提高，產品元器件的最小尺寸在不斷縮小，產品的面積也在不斷縮小，有些功能簡單的產品其尺寸尤其小。怎樣對越來越小的單個產品進行研磨和觀察/分析成為失效分析的難題。
[0005]目前常用的一種方法是先去除包裹芯片的封裝膜塑，然后用直接手指按壓對單個芯片研磨，帶來的問題是，因為不能控制手指按壓的位置，目標位置力度不好控制，使得目標位置研磨快慢速度不能控制，很容易就把芯片磨偏或者磨廢。可見，直接對小芯片進行研磨，研磨位置不可控主要原因是芯片太小，用手指不能控制方位。加上小制程(65nm或更小制程)頂層金屬層很厚，內部金屬層與層之間的距離很薄，分析內部金屬層時，一旦研磨方位不可控，小范圍內層次變化很快，平整度很差，造成分析困難或者分析不可行。
[0006]另一種方法是，先去除包裹芯片的封裝膜塑，然后用熱熔膠把小芯片粘貼在大的芯片上，在它的四周墊上其他輔助芯片，再進行研磨。但是熱熔膠與芯片本身的膨脹系數差異較大，容易造成芯片彎曲，在后續的研磨過程中，雖然能控制著力的地方，但是由于芯片彎曲，使得研磨層次變化梯度大，芯片局部非常不平整。而且，上述兩種方法在轉移時往往需要采用鑷子，若采用塑料鑷子，因為其太寬，容易夾到目標位置，以致目標位置不干凈；若采用金屬鑷子，因為其太硬，容易將樣品夾碎。
[0007]針對上述缺陷可見，提供一種不會使芯片彎曲，不破壞芯片目標層結構的樣品制備方法實屬必要。
【發明內容】
[0008]鑒于以上所述現有技術的缺點，本發明的目的在于提供一種芯片失效分析樣品的制備方法，用于解決現有技術中研磨時芯片容易彎曲及容易被破壞等問題。
[0009]為實現上述目的及其他相關目的，本發明提供一種芯片失效分析樣品的制備方法，至少包括以下步驟:
[0010]I)提供一芯片，所述芯片具有一正面及一背面，且所述芯片包裹有封裝膜塑；
[0011]2)于所述芯片中定義目標層，對所述芯片的正面一側進行研磨，去除所述正面一側的封裝塑膜及部分的芯片，直至研磨面與所述目標層表面之間具有一預設間距；
[0012]3)于所述研磨面表面形成保護層；
[0013]4 )去除剩余的封裝膜塑；
[0014]5 )采用拋光工藝去除所述保護層，并繼續拋光直至露出所述目標層。
[0015]作為本發明的芯片失效分析樣品的制備方法的一種優選方案，所述封裝膜塑的材料為環氧樹脂。
[0016]作為本發明的芯片失效分析樣品的制備方法的一種優選方案，步驟2)中，采用砂紙對所述封裝塑膜及芯片進行研磨。
[0017]作為本發明的芯片失效分析樣品的制備方法的一種優選方案，步驟2)中，先將包裹有封裝膜塑的芯片固定于承載片上，并于所述芯片四周將多個輔助片固定于所述承載片上，然后再對所述芯片進行研磨。
[0018]作為本發明的芯片失效分析樣品的制備方法的一種優選方案，步驟2)中，所述預設間距為100?150nm。
[0019]作為本發明的芯片失效分析樣品的制備方法的一種優選方案，步驟3)中，采用化學氣相沉積法形成所述保護層。
[0020]作為本發明的芯片失效分析樣品的制備方法的一種優選方案，所述保護層的厚度為 20nm ?50nmo
[0021]作為本發明的芯片失效分析樣品的制備方法的一種優選方案，所述保護層的材料為二氧化硅、氮化硅、鉬金或鎢。
[0022]進一步地，步驟4)中，采用硝酸溶液去除剩余的封裝膜塑。
[0023]作為本發明的芯片失效分析樣品的制備方法的一種優選方案，步驟5)中，采用絨布盤對所述保護層及芯片進行拋光。
[0024]如上所述，本發明提供一種芯片失效分析樣品的制備方法，包括步驟:1)提供一芯片，所述芯片具有一正面及一背面，且所述芯片包裹有封裝膜塑；2)于所述芯片中定義目標層，對所述芯片的正面一側進行研磨，去除所述正面一側的封裝塑膜及部分的芯片，直至研磨面與所述目標層表面之間具有一預設間距；3)于所述研磨面表面形成保護層；4)去除剩余的封裝膜塑；5)采用拋光工藝去除所述保護層，并繼續拋光直至露出所述目標層。由于封裝膜塑與芯片有匹配的膨脹系數，研磨過程中芯片不會彎曲，而且，封裝膜塑能很大程度的加大樣品的尺寸，增加研磨時的方位可控性；后續過程中采用氣相沉積法形成保護層后去除封裝塑膜，然后進行拋光便可獲得平坦的目標層。
【專利附圖】
【附圖說明】
[0025]圖1顯示為本發明的芯片失效分析樣品的制備方法的步驟流程示意圖。
[0026]圖2顯示為本發明的芯片失效分析樣品的制備方法步驟I)所呈現的結構示意圖。
[0027]圖3顯示為本發明的芯片失效分析樣品的制備方法步驟2)所呈現的結構示意圖。
[0028]圖4顯示為本發明的芯片失效分析樣品的制備方法步驟3)所呈現的結構示意圖。
[0029]圖5顯示為本發明的芯片失效分析樣品的制備方法步驟4)所呈現的結構示意圖。
[0030]圖6顯示為本發明的芯片失效分析樣品的制備方法步驟5)所呈現的結構示意圖。
[0031]元件標號說明
[0032]101封裝膜塑
[0033]102芯片
[0034]103目標層
[0035]104研磨面
[0036]105保護層
[0037]Sll?S15 步驟I)?步驟5)
【具體實施方式】
[0038]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基于不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0039]請參閱圖1?圖6。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為復雜。
[0040]如圖1?圖6所示，本實施例提供一種芯片失效分析樣品的制備方法，至少包括以下步驟:
[0041]如圖1?圖2所示，首先進行步驟I)S11，提供一芯片102，所述芯片102具有一正面及一背面，且所述芯片102包裹有封裝膜塑101。
[0042]作為示例，所述封裝膜塑101的材料為環氧樹脂，當然，在其它的實施例中，所述封裝膜塑101的材料也可以是一切預期的封裝聚合物。
[0043]需要說明的是，所述正面為芯片具有器件結構的那一面，而背面為基底所在的那一面。
[0044]如圖1及圖3所示，然后進行步驟2)S12，于所述芯片102中定義目標層103，對所述芯片102的正面一側進行研磨，去除所述正面一側的封裝塑膜及部分厚度的芯片，直至研磨面104與所述目標層103表面之間具有一預設間距。
[0045]作為實例，所述目標層103為芯片102內需要觀察或者分析的結構層。
[0046]作為示例，采用砂紙對所述封裝塑膜及芯片102進行研磨。具體地，將包裹有封裝模塑的芯片102固定于研磨夾具上，然后將所述夾具按壓至砂紙表面，轉動砂紙對所述封裝塑膜及芯片102進行研磨。所述砂紙的砂粒大小及砂紙的轉速可以根據不同的工藝需求，如研磨速度及芯片102表面平整度等進行選擇。
[0047]作為實例，研磨時，加入水和二氧化硅顆粒作為助磨劑。
[0048]作為實例，若包裹有封裝塑膜的芯片102面積仍然過小，可以先將包裹有封裝膜塑101的芯片102固定于承載片上，并于所述芯片102四周將多個輔助片固定于所述承載片上，然后再對所述芯片102進行研磨，可以增加研磨的均勻性和平坦性。
[0049]研磨過程中，為了防止過磨而導致目標層103的破壞，當研磨面104與所述目標層103表面之間具有一預設間距時便停止研磨，所述預設間距為100?150nm，由于芯片102內每一層都具有其不同的表面形態，而且每一層的厚度都可以根據芯片102的實際參數確定，因而，所述預設間距可以采用如掃面電鏡等設備進行確定。
[0050]如圖1及圖4所示,接著進行步驟3)S13,于所述研磨面104表面形成保護層105。
[0051]作為實例，采用化學氣相沉積法形成所述保護層105。
[0052]作為實例，所述保護層105的厚度為20nm?50nm。
[0053]作為實例，所述保護層105為不與硝酸溶液發生反應的材料層，在本實施例中，所述保護層105的材料為二氧化硅、氮化硅、鉬金或鎢。
[0054]如圖1及圖5所示，然后進行步驟4) S14，去除剩余的封裝膜塑101。
[0055]作為實例，所述封裝模塑為如環氧樹脂等封裝聚合物，此處可以采用硝酸溶液去除剩余的封裝膜塑101。由于研磨面104上具有不與硝酸溶液反應的保護層105，因此，硝酸對研磨面104 —側不會造成任何的傷害，保證目標層103的完整性。
[0056]如圖1及圖6所示，最后進行步驟5)S15，采用拋光工藝去除所述保護層105，并繼續拋光直至露出所述目標層103。
[0057]作為實例，采用絨布盤對所述保護層105及芯片102進行拋光。
[0058]作為實例，拋光時，加入水和粒徑較小的二氧化硅顆粒作為助拋劑。
[0059]采用拋光去除所述保護層105以及部分芯片厚度后，便可獲得平整性非常高的目標層103表面，完芯片失效成分析樣品的制備，有利于后續的觀察和分析。
[0060]綜上所述，本發明提供一種芯片失效分析樣品的制備方法，包括步驟:1)提供一芯片102，所述芯片102具有一正面及一背面，且所述芯片102包裹有封裝膜塑101 ;2)于所述芯片102中定義目標層103，對所述芯片102的正面一側進行研磨，去除所述正面一側的封裝塑膜及部分的芯片，直至研磨面104與所述目標層103表面之間具有一預設間距；3)于所述研磨面104表面形成保護層105 ;4)去除剩余的封裝膜塑101 ;5)采用拋光工藝去除所述保護層105，并繼續拋光直至露出所述目標層103。由于封裝膜塑101與芯片102有匹配的膨脹系數，研磨過程中芯片102不會彎曲，而且，封裝膜塑101能很大程度的加大樣品的尺寸，增加研磨時的方位可控性；后續過程中采用氣相沉積法形成保護層105后去除封裝塑膜，然后進行拋光便可獲得平坦的目標層103。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
[0061]上述實施例僅例示性說明本發明的原理及其功效，而非用于限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術領域】中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【權利要求】
1.一種芯片失效分析樣品的制備方法，其特征在于，至少包括以下步驟: 1)提供一芯片，所述芯片具有一正面及一背面，且所述芯片包裹有封裝膜塑； 2)于所述芯片中定義目標層，對所述芯片的正面一側進行研磨，去除所述正面一側的封裝塑膜及部分的芯片，直至研磨面與所述目標層表面之間具有一預設間距； 3)于所述研磨面表面形成保護層； 4)去除剩余的封裝膜塑； 5)采用拋光工藝去除所述保護層，并繼續拋光直至露出所述目標層。
2.根據權利要求1所述的芯片失效分析樣品的制備方法，其特征在于:所述封裝膜塑的材料為環氧樹脂。
3.根據權利要求1所述的芯片失效分析樣品的制備方法，其特征在于:步驟2)中，采用砂紙對所述封裝塑膜及芯片進行研磨。
4.根據權利要求1所述的芯片失效分析樣品的制備方法，其特征在于:步驟2)中，先將包裹有封裝膜塑的芯片固定于承載片上，并于所述芯片四周將多個輔助片固定于所述承載片上，然后再對所述芯片進行研磨。
5.根據權利要求1所述的芯片失效分析樣品的制備方法，其特征在于:步驟2)中，所述預設間距為100?150nm。
6.根據權利要求1所述的芯片失效分析樣品的制備方法，其特征在于:步驟3)中，采用化學氣相沉積法形成所述保護層。
7.根據權利要求1所述的芯片失效分析樣品的制備方法，其特征在于:所述保護層的厚度為20nm?50nm。
8.根據權利要求1所述的芯片失效分析樣品的制備方法，其特征在于:所述保護層的材料為二氧化硅、氮化硅、鉬金或鎢。
9.根據權利要求8所述的芯片失效分析樣品的制備方法，其特征在于:步驟4)中，采用硝酸溶液去除剩余的封裝膜塑。
10.根據權利要求1所述的芯片失效分析樣品的制備方法，其特征在于:步驟5)中，采用絨布盤對所述保護層及芯片進行拋光。
【文檔編號】G01N1/32GK104422606SQ201310379862
【公開日】2015年3月18日 申請日期:2013年8月27日 優先權日:2013年8月27日
【發明者】文智慧, 李日鑫, 高保林, 蘇新亭 申請人:中芯國際集成電路制造(上海)有限公司