偵測金屬化系統中的異常弱beol部位的制作方法
【專利摘要】本發明揭露一種偵測金屬化系統中的異常弱BEOL部位，其中，揭示于本文的一示范方法，除了別的以外，包括在形成于一半導體芯片的一金屬化系統上方的柱狀凸塊上進行一橫向力測試，該橫向力測試包括：使該柱狀凸塊與一測試探針接觸同時使該測試探針沿著與該金屬化系統的一平面有一實質非零角度的一路徑以小于約1微米/秒的實質恒定速度移動。此外，該實質非零角度經建立成使該測試探針移動實質離開該金屬化系統，以及在該橫向力測試期間由該測試探針施加于該柱狀凸塊上的一力有在該金屬化系統上誘發一拉伸負荷的一向上分量。此外，該方法也包括測定該柱狀凸塊與該金屬化系統間在該橫向力測試期間的一行為相互作用。
【專利說明】偵測金屬化系統中的異常弱BEOL部位
【技術領域】
[0001]本揭示內容大體涉及精密的半導體裝置，且更特別的是，涉及用以測試及評估后端工藝(BEOL)金屬化系統的金屬化層及可能形成于其上方的柱狀凸塊的方法及系統。
【背景技術】
[0002]在現代超高密度集成電路中，已穩定地減少裝置特征的尺寸以增強半導體裝置的效能及電路的整體機能。除了操作速度因訊號傳播時間縮短而增加以外，減少的特征尺寸也允許增加電路中的功能組件的數目以便擴充它的機能。此外，甚至隨著整體裝置尺寸的大幅減少，先進半導體裝置的制造商仍有減少成本及制造時間的持續不變壓力以便保持經濟兢爭力。
[0003]在制造許多精密集成電路時，常常需要在構成微型電子裝置的各種半導體芯片之間提供電氣連接。取決于芯片的類型及整體裝置設計要求，可用各種方式實現這些電氣連接，例如，通過打線接合、卷帶式自動接合法(TAB)、覆晶(flip-chip)接合法及其類似者。近年來，利用覆晶技術，其中，半導體芯片用由所謂焊料凸塊形成的焊球來附著至承載襯底或其它芯片，已變成半導體加工工業的重要方面。
[0004]在覆晶技術中，焊球形成于待連接芯片中的至少一芯片的接觸層上，例如，在形成于包含多個集成電路的半導體芯片的最后金屬化層上方的電介質鈍化層上。同樣，形成有適當尺寸及定位的焊墊于另一芯片(例如，承載封裝襯底)上，使得各個焊墊對應至形成于半導體芯片上的焊球。然后，這兩種單元(也就是，半導體芯片與承載襯底)的電氣連接通過“翻轉(flipping) ”半導體芯片以及使焊球與焊墊實體接觸，以及以高溫進行所謂受控塌陷芯片連接(C4)焊料凸塊“回焊(reflow)”工藝，使得半導體芯片上的每個焊球熔化及粘結至承載襯底上的對應焊墊。通常，整個芯片區上可分布數百個焊料凸塊，從而例如提供常有復雜電路的現代半導體芯片所需的I/O性能，例如微處理器、儲存電路、三維(3D)芯片及其類似者，及/或形成完整復雜電路系統的多個集成電路。
[0005]隨著連續幾個設計技術節點世代已使半導體裝置的尺寸逐漸地減少，至少在一些覆晶及3D芯片應用中，由更高度導電的材料(例如，銅、金、銀及/或其合金)制成的柱狀凸塊已取代焊料凸塊。柱狀凸塊提供優于更傳統焊料凸塊連接的數種優點，包括較高的互連密度，改善電氣及熱效能、芯片與襯底有較大的間隙(standoff)、在接合操作后比較容易底填(underfill)、較高的裝置可靠性及其類似者。在典型高溫C4焊料凸塊回焊工藝期間，焊料凸塊一般會塌陷及散開至某一程度，從而在接合工藝期間改變形狀及尺寸。另一方面，可能只有用于接合至對應焊墊的相對小焊帽(solder cap)的柱狀凸塊在回焊工藝期間實質保持形狀及尺寸穩定性，因為相較于典型焊料材料，典型柱狀凸塊材料(例如，銅及其類似者)大部分有較高的熔化溫度。尺寸穩定性的改善接著允許柱狀凸塊的制造基于比常用于焊料凸塊的凸塊間距還要緊密得多的凸塊間距，以及在某些情形下，有更精細的再分配布線圖，從而導致較高的互連密度。
[0006]如上述，柱狀凸塊有時候有小焊帽，它可用來在高溫回焊工藝期間使柱狀凸塊各自粘結至對應承載襯底上的焊墊。通常，承載襯底材料為有機層壓板，其熱膨脹系數(CTE)約有半導體芯片的4至8倍，在許多情形下，主要由硅及硅基材料構成。因此，由于半導體芯片與承載襯底(也就是，硅與有機層壓板)的熱膨脹系數失配，在暴露于回焊溫度時，承載襯底的成長會比半導體芯片還多，結果，在封裝件冷卻及焊帽凝固時，會有熱相互作用應力施加于芯片/襯底封裝件。此時描述圖1a至圖ld，其示意圖示在此工藝期間可能發生的可能芯片封裝熱相互作用效應中的至少一些效應。
[0007]圖1a示意圖示包含承載襯底101及半導體芯片102的芯片封裝件100。半導體芯片102通常包含形成于芯片102的金屬化系統104(參考圖1d)上方的多個柱狀凸塊103。在至少一些情形下，柱狀凸塊103包含大體有助于柱狀凸塊103與承載襯底101上對應焊墊(未圖示)的接合操作的焊帽103C。在芯片封裝組裝工藝期間，顛倒及“翻轉”半導體芯片102以及與承載襯底101接觸，然后圖1a的芯片封裝件100暴露于回焊溫度超過焊帽103C構成材料的熔化溫度的回焊工藝120。取決于用來形成焊帽103C的特定焊料合金，回焊溫度可高達200°至265°C。在回焊工藝120期間，當焊帽103C的材料處于液相時，承載襯底101及半導體芯片102能夠各自基于個別組份的熱膨脹系數以實質不受限制的方式熱“成長”。同樣地，承載襯底101與半導體芯片102保持實質平坦及未變形的狀態，然而由于它們有不同的熱膨脹系數而會成長不同的數量。
[0008]另一方面，圖1b示意圖示降溫階段期間在承載襯底101與半導體芯片102開始發生熱相互作用時的芯片封裝件100。隨著芯片封裝件100冷卻，焊帽103C凝固及使半導體芯片102上的柱狀凸塊103機械連結至承載封裝襯底101上的焊墊。隨著芯片封裝件100在焊帽103C凝固后繼續冷卻，承載襯底101與半導體芯片102的材料的CTE失配造成襯底101的縮小速率大于芯片102。通常，熱膨脹/收縮的差異是用承載襯底101與半導體芯片102兩者的平面外變形(out-of-plane deformation)的組合以及柱狀凸塊103的一些剪切變形量來調節。此平面外變形在承載襯底101中誘發剪力及彎曲力101FU01M，以及半導體芯片102中誘發剪力及彎曲力102FU02M。如以下在說明圖1d時所述，在半導體芯片102貼著包圍柱狀凸塊103的區域中可能發生其它的局部效應。
[0009]圖1c示意圖示圖1a至圖1b的半導體芯片102的平面圖。如圖1c所示，半導體芯片102的中心102C位于芯片102的第一芯片中心線102X與第二芯片中心線102Y的交點。另外，多個柱狀凸塊103可分布于半導體芯片102的表面上。不過，應注意，盡管圖1c中的柱狀凸塊103以隨機定位的方式圖示，然而應了解，柱狀凸塊103的相對位置皆僅供示范，因為凸塊103大體可至少局部地以實質整齊或均勻的方式分布于半導體芯片102的表面上。此外，可因芯片102與承載襯底101的熱相互作用(參考圖1b)而在半導體芯片102中誘發的示意圖示剪切力102F的方向大體是從半導體芯片102的周邊102P至中心102C或沿著中心102C的一般方向，如圖1c的箭頭所示。
[0010]圖1d示意圖示在芯片封裝件100降溫后半導體芯片102中包圍個別柱狀凸塊103A的區域。為使描述簡潔，半導體芯片102相對于圖1a至圖1b的芯片封裝配置已顛倒，以及未圖示承載襯底101。此外，圖1d只圖示半導體芯片102金屬化系統104的最上面金屬化層104A、104B及104C，以及不圖示在芯片102的層104C、裝置層或襯底層下的任何金屬化層。半導體芯片102可包含形成于最后金屬化層104A上方的鈍化層106，形成于鈍化層106的開口中及上方的凸塊下金屬化(UBM)層105U，以及形成于UBM層105U上方的柱狀凸塊103A。在有些情形下，柱狀凸塊103A可協助建立在承載襯底101 (未圖示于圖1d)與半導體芯片102的裝置層級(未圖示)的一或更多半導體裝置(未圖示)之間的電氣連接。不過，在其它情形下，柱狀凸塊103A可為不提供至芯片電路(未圖示)的電氣連接的“虛擬凸塊(du_y bump)”，反而其中，包含“虛擬凸塊”以便提供前述實質整齊或均勻的凸塊分布。
[0011]當柱狀凸塊103A旨在提供至芯片電路(未圖示于圖1d)的電氣連接時，UBM層105U與柱狀凸塊103A可形成于焊墊105上方，它可用來協助至底下接觸結構107的電氣連接。圖示于圖1d的焊墊105及接觸結構107用點線描繪表示所述組件在柱狀凸塊103A下面可能存在或不存在。如前述，焊墊105 (若存在)可與接觸結構107接觸以便協助柱狀凸塊103A與形成于在金屬化系統104下面的裝置層級(未圖示)的集成電路(未圖示)的電氣連接。只是為了示范，接觸結構107 (若存在)可包含，例如，形成于金屬化層104B的接觸導孔107B、導線107C以及金屬化層104C的接觸導孔107D及其類似者，然而也可使用其它的配置。
[0012]如上述，在降溫階段期間，芯片封裝件100由半導體芯片102與承載襯底101的熱相互作用造成的平面外變形通常會在芯片102中誘發剪力及彎曲力102FU02M。剪力及彎曲力102FU02M會產生作用于各個柱狀凸塊103的局部負荷，例如剪力負荷103S、拉伸或上揚負荷103T及柱狀凸塊103A上的彎矩(bending moment) 103M。不過，由于柱狀凸塊103的材料一般而言非常強健，而且硬度超過構成半導體芯片102的材料中的至少一些材料(特別是，包含于金屬化系統104的介電材料)，在芯片封裝熱相互作用期間，相對小的變形能量會被柱狀凸塊103A的塑性變形吸收。反之，負荷103S、103T及103M大部分會平移通過柱狀凸塊103A以及進入在柱狀凸塊103A下面的金屬化層，例如層104A至104C。這些平移負荷通常在金屬化系統104低于柱狀凸塊103A邊緣113 (圖1d以點線圖示)的區域中會有最高數值。
[0013]在上述情況下，在金屬化系統104的一或更多金屬化層中可形成高度局部化應力，例如在柱狀凸塊103A的一邊的拉伸應力108T以及在柱狀凸塊103A的相反側面的壓縮應力108C。此外，如果應力108T及/或108C有夠高的數值，金屬化層中的一或更多金屬化層可能在柱狀凸塊103A下面發生局部失敗。通常，有實質均勻材料系統的給定金屬化層的失敗會顯現為剝離(delamination)或龜裂(crack) 109,以及正常會在負荷最高的地方發生，也就是，在柱狀凸塊103A的邊緣113附近，如圖1d所示。在其它情形下，例如使用局部有不同斷裂能量的實質不均勻材料系統者，龜裂109可能只出現在單一金屬化層，例如圖1d的層104C，然而在其它情形下，以及取決于許多因素，龜裂109可更深或更淺地傳播至底下的金屬化系統104，例如，由一金屬化層擴散到另一層。
[0014]可能發生于在柱狀凸塊(例如，圖1d的柱狀凸塊103A)下面的金屬化層的剝離失敗及龜裂，例如龜裂108，有時經受過早的失敗，因為龜裂108可能阻止柱狀凸塊103A與在其下的接觸結構107建立良好的電氣連接。不過，由于上述剝離/龜裂缺陷不會發生直到半導體芯片制造的芯片封裝組裝階段，缺陷一般無法偵測直到進行最后的品質檢驗。在有些情形下，在覆晶操作完成后，芯片封裝件100可能經受聲波測試，例如C模式聲波顯微鏡(CSAM)。可能存在于半導體芯片102在柱狀凸塊103下面的金屬化系統104中的龜裂109在CSAM檢驗工藝期間會有表征外觀(characteristic appearance)而可辨別它與下面沒有龜裂109的柱狀凸塊103的不同。這種柱狀凸塊有時被稱作“白凸塊”、“白點”或“假性凸塊”，因為這是CSAM影像的聲波訊號首先被視覺化的差異。白凸塊缺陷使得整體芯片工藝有昂貴的不利因素，因為它們不出現從而無法偵測到，直到芯片已經發生重大的材料及制造投資。此外，在經組裝的芯片封裝件100未經受CSAM檢驗的實例中，未檢出白凸塊缺陷可能導致整體裝置可靠性降低。
[0015]另外，電介質常數(或k值)約有3.5或更小的介電材料(常被稱為“低k介電材料”)的開發及使用已導致白凸塊的發生率增加。通常，相較于有較高k值的更常用介電材料(例如，二氧化硅、氮化硅、氮氧化硅及其類似者)中的一些材料，低k介電材料有較低的機械強度、機械模數、及粘著強度。由于金屬化系統使用更多以及有時更厚由低k介電材料構成的金屬化層，強度較弱的低k材料在暴露于施加于柱狀凸塊下面的金屬化層的負荷時會裂開因而導致剝離及龜裂(也就是，白凸塊缺陷)有更大的可能性。特別是，在最靠近半導體芯片的上表面(也就是，最靠近最后金屬化層)的低k金屬化層容易發生或至少初始化龜裂，因為變形能量通常在上表面附近最大，同時在許多情形下，在較低的金屬化層級是遞減的。此外，似乎上述白凸塊問題的類型在由k值約2.7或更低的超低k(ULK)材料構成的金屬化層中有時甚至可能進一步惡化，在有些情形下，甚至可能有比某些低k材料還低的強度機械性質。
[0016]在某些現有技術半導體芯片中，有時通過減少位于金屬化系統中低于及/或鄰近形成于更可能出現白凸塊的芯片區的柱狀凸塊的區域的關鍵及/或敏感電路組件的數目，可減少與白凸塊缺陷關連的有害效應。例如，主體的尺寸(也就是，它的長度或寬度)為對于該主體在暴露于高溫時所經歷的熱膨脹總量有重大影響的因素之一。同樣地，半導體芯片在離芯片的中性中心或中心線最遠的區域可能出現最大熱相互作用的點(相稱地有最高平面外負荷)，例如芯片的周邊，例如周邊102P，特別是，在芯片角落102E附近的區域(例如，參考圖lc)。因此，在給定半導體芯片的設計及布局期間，有時安置關鍵電路組件以及安排遠離芯片中通常暴露于半導體芯片與承載襯底之間有最大數量的差分熱膨脹(differential thermal expansion)的區域(例如,在芯片邊緣及角落附近)的至少一些傳導組件的路線是可行的。
[0017]不過，如上述，僅僅調整各種電路組件的布局未必能解決常常與白凸塊有關的所有問題，白凸塊有時可能出現于半導體芯片中通常與最高熱相互作用及平面外負荷無關連的區域。例如，在有些情形下，給定后端工藝(BEOL)金屬化系統的特別低k或ULK材料層的某個區域的機械性質顯示一反常態地低于該特定材料的正常預期。這種較低的機械性質可能是由于數種不同因素中的任一因素，包括材料沉積參數的變化及/或漂移，清潔度，污染，及/或與給定工具或晶圓關連的微刮痕問題(microscratching issues),及其類似者。此外，這種經調整的布局配置常常傾向放棄有價值的芯片固有資源(chip real estate),有時這可能限制可利用所得芯片的應用類型。
[0018]因此，及鑒于上述，亟須實現新的策略以應付與在典型芯片封裝操作期間出現白凸塊于半導體芯片上的不利影響有關的設計及制造問題。本揭示內容有關于各種測試方法及減緩策略用以避免或至少最小化上述問題中的一或更多的影響。
【發明內容】
[0019]下文為本揭示內容的簡化摘要供基本了解揭示于本文的一些方面。此摘要并非本揭示內容的詳盡概述，也不是要用來區別本發明專利標的的關鍵或重要組件，也不是描述本發明揭示標的的范疇。反之，唯一的目的是要以簡化的形式提出一些概念作為以下詳細說明內容的前言。
[0020]揭示于本文的專利標的大體涉及偵測存在于半導體芯片或晶圓的金屬化系統中的異常弱BEOL部位(site)。揭示于本文的一種示范方法包括，除了別的以外，在形成于一半導體芯片的一金屬化系統上方的柱狀凸塊上進行一橫向力測試，該橫向力測試包括:使該柱狀凸塊與一測試探針接觸同時使該測試探針沿著與該金屬化系統的一平面有一實質非零角度的一路徑以小于約I微米/秒的實質恒定速度移動。此外，該實質非零角度經建立成使該測試探針移動實質離開該金屬化系統，以及在該橫向力測試期間由該測試探針施加于該柱狀凸塊上的一力有在該金屬化系統上誘發一拉伸負荷的一向上分量。此外，該方法也包括測定該柱狀凸塊與該金屬化系統間在該橫向力測試期間的一行為相互作用。
[0021]本揭示內容的另一示范具體實施例為一種方法，其包含下列步驟:產生一代表性柱狀凸塊的一比較行為相互作用曲線(comparative behavioral interaction curve),該代表性柱狀凸塊形成于一代表性半導體芯片的一代表性金屬化系統上方。該方法進一步包括，除了別的以外，在形成于一半導體芯片的一金屬化系統上方的第一柱狀凸塊上進行第一橫向力測試，該第一橫向力測試包括:用一測試探針接觸該第一柱狀凸塊，同時使該測試探針沿著與該金屬化系統的一平面有一實質非零角度的一路徑以小于約0.1微米/秒的一實質恒定速度移動。此外，該實質非零角度經建立成使該測試探針移動實質離開該金屬化系統，以及在第一橫向力測試期間由該測試探針施加于該第一柱狀凸塊上的一力有在該金屬化系統上誘發一拉伸負荷的一向上分量。最后，該示范方法包括:測定該第一柱狀凸塊與該金屬化系統間在第一橫向力測試期間的第一行為相互作用，以及比較該第一行為相互作用與該比較行為相互作用曲線。
[0022]本文也揭示一種裝置，除了別的以外，其包含:形成于一半導體芯片的一金屬化系統上方的多個柱狀凸塊，以及形成于所述多個柱狀凸塊中的每一者的一側面中的至少一缺口(notch)，其中，該至少一缺口為形狀實質不對稱缺口。
【專利附圖】
【附圖說明】
[0023]參考以下結合附圖的說明可明白本揭示內容，其中，類似的組件以相同的組件符號表不，且其中:
[0024]圖1a至圖1b示意圖示現有技術半導體芯片與承載襯底的覆晶封裝操作；
[0025]圖1c示意圖示圖1a至圖1b的現有技術半導體芯片的平面圖；
[0026]圖1d示意圖示于圖1a至圖1b的覆晶封裝操作后在現有技術半導體芯片的代表性柱狀凸塊與底下金屬化系統上的平面外負載；
[0027]圖2示意圖示揭示于本文的示范測試配置，其可用來橫向力測試形成于半導體芯片或晶圓的金屬化系統上方的柱狀凸塊；
[0028]圖3的曲線圖圖示比較曲線，其描繪半導體芯片或晶圓的柱狀凸塊與底下金屬化系統當使用揭示于本文的快速及慢速橫向力測試及圖2的示范測試配置測試到龜裂失敗時的行為相互作用；[0029]圖4a至圖4b的顯微相片圖示代表性半導體芯片的金屬化系統由于覆晶接合操作而發生的龜裂的龜裂形態；
[0030]圖4c至圖4d的顯微相片圖示代表性半導體芯片的金屬化系統由于使用揭示于本文的圖2示范測試配置慢速凸塊測試到龜裂失敗而發生的龜裂的龜裂形態；
[0031]圖4e至圖4h的顯微相片圖示代表性半導體芯片的金屬化系統由于使用揭示于本文的圖2示范測試配置快速凸塊測試到龜裂失敗而發生的龜裂的龜裂形態；
[0032]圖5的曲線圖圖示比較曲線，其描繪半導體芯片或晶圓的異常硬或典型柔順柱狀凸塊(typical compliant pillar bump)與底下金屬化系統當使用揭示于本文的慢速橫向力測試及圖2的示范測試配置測試到龜裂失敗時的行為相互作用；
[0033]圖6a及圖6b示意圖示根據揭示于本文的一些示范具體實施例的測試配置，其可用來測試及找出形成于半導體芯片或晶圓的金屬化系統上方的異常硬柱狀凸塊；
[0034]圖7a至圖7e根據本揭示內容的一些具體實施例示意圖示可用來修復異常硬柱狀凸塊的示范系統及方法的各種視圖；
[0035]圖8的曲線圖圖示以下兩種曲線的比較差異:描繪形成于半導體芯片或晶圓的金屬化系統上方的柱狀凸塊的典型行為相互作用的曲線，以及描繪形成于金屬化系統的異常弱部位上方的柱狀凸塊當使用揭示于本文的慢速橫向力測試及圖2的示范測試配置測試到龜裂失敗時的行為相互作用的曲線；
[0036]圖9a及圖9b根據揭示于本文的一些示范具體實施例示意圖示測試配置,其可用來測試形成于半導體芯片或晶圓的金屬化系統上方的柱狀凸塊以便找出底下金屬化系統的異常弱部位；以及
[0037]圖9c至圖91示意圖示示范測試探針尖端(tip)的各種具體實施例，其根據圖示于圖9a及圖9b的測試配置中的一或更多可用來測試柱狀凸塊。
[0038]盡管本發明容易做成各種修改及替代形式，本文仍以附圖為例圖示幾個本發明的特定具體實施例且詳述其中的細節。不過，應了解本文所描述的特定具體實施例不是想要把本發明限定成本文所揭示的特定形式，反而是，本發明是要涵蓋落入由隨附權利要求書定義的本發明精神及范疇內的所有修改、等價及替代性陳述。
【具體實施方式】
[0039]以下描述本發明的各種示范具體實施例。為了清楚說明，本專利說明書沒有描述實際具體實作的所有特征。當然，應了解，在開發任一此類的實際具體實施例時，必需做許多與具體實作有關的決策以達成開發人員的特定目標，例如遵循與系統相關及商務有關的限制，這些都會隨著每一個具體實作而有所不同。此外，應了解，此類開發即復雜又花時間，決不是本技藝一般技術人員在閱讀本揭示內容后即可實作的例行工作。
[0040]此時以參照附圖來描述本發明。示意圖示于附圖的各種結構及裝置是僅供解釋以及避免熟諳此藝者所習知的細節混淆本發明。盡管如此，仍納入附圖用來描述及解釋本揭示內容的示范實施例。應使用與相關技藝技術人員所熟悉的意思一致的方式理解及解釋用于本文的字匯及片語。本文沒有特別定義的術語或片語(也就是，與熟諳此藝者所理解的普通慣用意思不同的定義)是想要用術語或片語的一致用法來暗示。在這個意義上，希望術語或片語具有特定的意思時(也就是，不同于熟諳此藝者所理解的意思)，則會在本專利說明書中以直接明白地提供特定定義的方式清楚地陳述用于該術語或片語的特定定義。
[0041]本揭示內容的專利標的大體針對各種方法及系統，其可用來測試及評估所謂后端工藝(BEOL)金屬化系統的金屬化層及可能形成于其上方的柱狀凸塊。在揭示于本文的某些具體實施例中，在形成于代表性BEOL金屬化系統上方的多個柱狀凸塊中的每一者上可進行橫向力測試以便模擬在覆晶組裝工藝期間因芯片封裝熱相互作用而施加于柱狀凸塊的平面外負荷的類型。例如，可進行每個橫向力測試直到在受測柱狀凸塊下面的金屬化層發生失敗，例如，直到誘發龜裂。在一些具體實施例中，龜裂可代表在芯片封裝期間因熱相互作用而發生的龜裂失敗類型，例如圖示于圖1d的龜裂109。此外，在橫向力測試期間可收集相關測試數據，之后加以評估以便測定柱狀凸塊在暴露于負荷(例如，在覆晶組裝期間產生的負荷)時與在底下金屬化層的行為相互作用。由此，可做統計評量以便建立給定柱狀凸塊/金屬化系統配置的典型行為相互作用曲線，表示該配置在暴露于平面外負荷時預期通常會如何反應。
[0042]在本揭示內容的至少一些具體實施例中，在測試可基于類似配置參數來形成的其它產品時，給定柱狀凸塊/金屬化系統配置的典型行為相互作用曲線可以比較方式使用于各種評估目的。例如，在某些具體實施例中，行為相互作用曲線可用來發現及表征可能與異常柱狀凸塊及/或底下金屬化層關連的加工及/或相關材料問題。在其它具體實施例中，典型行為相互作用曲線可用來評估給定芯片設計及布局的整體穩健性，它可能受以下參數影響，例如:金屬化層的數目；介電材料類型、強度及厚度；傳導組件的尺寸、配置及相對定位；及/或柱狀凸塊相對于底下特征的尺寸、配置及定位。在其它的具體實施例中，在可用來形成低k介電材料、超低k(ULK)介電材料及/或柱狀凸塊的工藝中，行為相互作用曲線也可用作品質保證工具以評估工具效能及/或漂移(也就是，材料或沉積參數的變化)。也在其它的具體實施例中，典型行為相互作用曲線也可用來評估用于先進裝置世代的新材料，低k及/或ULK介電材料，它們有實質減少的機械強度，因而更容易遭到熱相互作用所誘發的龜裂狀失敗。
[0043]應了解，除非特別指明，用于以下說明的任何相對位置或方向用語，例如“上”、“下”、“上面”、“鄰近”、“上方”、“下方”、“之上”、“之下”、“頂面”、“底面”、“垂直”、“水平”及其類似者，應被視為是按照該用語的正常及日常意思來描述附圖中的組件或組件。例如，請參考圖1d的半導體芯片102的示意橫截面，應了解，鈍化層106形成于最后金屬化層104A的“上方”，以及導電焊墊105位于于柱狀凸塊103A “下面”或“之下”。同樣，也應注意，在沒有其它層或結構介于其間的具體實施例中，鈍化層106也可位于最后金屬化層104A “上面”。
[0044]圖2示意圖示新穎測試配置的一示范具體實施例，其可用來測試晶圓或半導體芯片202的代表性柱狀凸塊203與底下金屬化系統204的行為相互作用。如圖2所示，柱狀凸塊203可形成于金屬化系統204上方,金屬化系統204可包含多個金屬化層及傳導特征，例如為使描述簡潔未圖示于圖2的焊墊、接觸導孔及導線。例如，參考以上在說明圖1d時所詳述的。在一些具體實施例中，柱狀凸塊203可由許多眾所周知及高度導電的任一金屬構成，例如銅，金，銀及其類似者，或彼等的合金。此外，應了解，柱狀凸塊203可為各自形成及大體分布于半導體芯片202上表面上的多個柱狀凸塊中的一個柱狀凸塊，可測試所述柱狀凸塊中的一些柱狀凸塊以便建立典型行為相互作用曲線，這在下文會有更詳細的描述。[0045]如上述,金屬化系統204可包含多個不同的金屬化層(未圖不)，它們各自可由一或更多種介電材料構成，以及包含多個傳導特征(未圖示)，例如接觸導孔及/或導線及其類似者，它們可按需要定位及配置于所述不同金屬化層中的每一者內以定義半導體芯片202的整體電路布局。取決于半導體芯片202的特定設計，一或更多個別金屬化層可包含低k及/或ULK介電材料。
[0046]根據目前所揭示的專利標的，可用橫向力測試來測試及評估柱狀凸塊203與金屬化系統204的行為相互作用。在某些示范具體實施例中，可使測試探針220以恒定速度沿著實質平行于金屬化系統204的平面223的路徑221移動以便接觸柱狀凸塊203。當測試探針220接觸柱狀凸塊203時，隨著測試探針220繼續以恒定速度移動以及推壓柱狀凸塊203，可在柱狀凸塊203中形成凹痕或缺口 224。由于測試探針220以恒定速度移動，會有力220F施加于柱狀凸塊203上，這可在測試期間測量及記錄。在一些具體實施例中，測試探針220施加于柱狀凸塊203上的所得力220F可近似代表在覆晶封裝的熱相互作用期間有時誘發于給定柱狀凸塊上的負載的類型。此外，柱狀凸塊203上的力220F可在柱狀凸塊203與金屬化系統204的接口 240接著誘發剪力負荷220S及傾覆力矩(overturningmoment) 220M,從而在金屬化系統204中產生局部拉伸及壓縮應力208T及208C，其方式與先前在說明圖1d的柱狀凸塊103A時提及的實質相同，從而近似金屬化系統204中可能導致白凸塊發生的應力場(stress field)。
[0047]在本揭示內容的一些示范具體實施例中，上述橫向力測試可在柱狀凸塊203上繼續直到在緊鄰柱狀凸塊203的底下金屬化系統204中發生負荷及/或位移誘發失敗，例如，直到在金屬化系統204的一或更多金屬化層(未圖示)中發生龜裂，例如以上在說明圖1d時提及的龜裂109。另外，可記錄與所得力220F有關的測試數據以及探針220在橫向力測試期間的移動總距離，然后可用來產生受測柱狀凸塊203與金屬化系統204的行為相互作用曲線。此外，對于多個其它配置相同的柱狀凸塊中的每一者可進行附加橫向力測試，然后可用來產生給定柱狀凸塊與金屬化系統配置的典型行為相互作用曲線，其實施例圖示于圖3及描述于下文。
[0048]圖3的曲線圖圖示典型力/距離行為相互作用曲線，其描繪在橫向力測試形成于一半導體芯片或晶圓的一金屬化系統上方的多個柱狀凸塊期間當使用如上述之圖2示范測試配置測試到龜裂失敗時得到的數據。如圖3所示，力/距離曲線301及302的座標為測試探針(例如，圖2的測試探針220)在橫向力測試期間的行進距離320D以及測試探針在代表性典型柱狀凸塊(例如，圖3的柱狀凸塊203)上產生的力320F。不過，曲線301為橫向力測試期間使測試探針以恒定速度移動時得到的測試數據，該恒定速度與用來產生曲線302的恒定測試探針速度不同，這在下文有進一步的描述。
[0049]本技藝一般技術人員可得知，現有技術測試方案已用大于約I微米/秒以及最高達約10微米/秒的恒定測試探針速度來評估至少一些柱狀凸塊/金屬化系統配置的行為。力/距離曲線301描繪給定柱狀凸塊/金屬化系統已用該已知恒定測試探針速度(也就是，約I至10微米/秒)測試的典型行為相互作用。另一方面，力/距離曲線302描繪具有例如用來產生快速測試曲線301的實質類似配置的柱狀凸塊/金屬化系統的典型行為相互作用，不過，其中已用更慢的恒定探針速度來進行橫向力測試。更特別的是，力/距離曲線302可基于小于約I微米/秒的典型最小現有技術測試探針速度的恒定測試探針速度，以及在某些具體實施例中，甚至可小于約0.1微米/秒，或比典型現有技術橫向力測試慢約10至100倍。為了比較，在約I至10微米/秒(例如，曲線301所代表的測試)范圍內進行的橫向力測試以下被稱為“快速測試”，其中，可能以小于約0.1微米/秒(例如，曲線302所代表的測試)進行的測試以下被稱為“慢速測試”。因此，應了解，慢速測試可用比典型快速測試慢至少I至2個量級(也就是，慢至少10至100倍)的恒定測試探針速度進行。
[0050]快速曲線301的特征大體在于有4個不同反應區:301A、301B、301C及301D。曲線301的第一區301A圖示柱狀凸塊/金屬化系統就在橫向力測試探針已接觸柱狀凸塊之后的初始行為反應。如圖3所示，第一區301A圖示實質非線性力/距離反應，其中，測試探針所行進的距離320D(圖3的曲線圖的橫軸)的增加速率大于測試探針施加于柱狀凸塊的力320F(圖3的曲線圖的縱軸)的增加速率，這可能是柱狀凸塊在初始凸塊變形期間有某一程度的應變硬化的結果。
[0051]曲線301的第二區301B圖示實質線性力/距離反應，在此期間，測試探針的行進距離320D與施加于柱狀凸塊的力320F都以實質恒定速率增加。之后，如第三區301C所示，柱狀凸塊/金屬化系統的力/距離反應再度顯示實質非線性特性，這可能表示正出現于構成金屬化系統的低k及/或ULK介電材料的細微龜裂失敗在加速。因此，測試探針所行進的距離320D的增加速率再度大于施加于柱狀凸塊的力320F的增加速率，因為力320F與行進距離320D都向產生最終巨觀龜裂失敗移動，如點331所示。
[0052]曲線301的第四區301D圖示柱狀凸塊/金屬化系統對于已在點331發生龜裂失敗之后的快速測試的行為反應。第四區301D所示的龜裂后力/距離反應的特征也在于本質為實質線性，其中，柱狀凸塊上的力320F隨著龜裂變寬及傳播通過金屬化系統而迅速下降。如圖3所示，在有數值321的力320F已施加于柱狀凸塊后，出現龜裂點331，以及測試探針已行進有數值311的總距離320D。
[0053]如圖3所示，力/距離曲線302，其描繪柱狀凸塊/金屬化系統在暴露于揭示于此的慢速測試時的行為相互作用，有與快速曲線301類似的整體配置，以及也顯示有類似特征的曲線區302A、302B、302C及302D。更特別的是，曲線302的第一區302A呈實質非線性，這表示測試探針所行進的距離320D的增加速率大于施加于柱狀凸塊的力320F的增加速率。第二區302B顯示實質線性力/距離反應使得距離320D與力320F兩者以相對恒定速率增加，而第三區302C再度為非線性，這與快速測試曲線301的第三區301C的情形一樣。在龜裂已發生(如點332所示)后，慢速曲線302的龜裂后第四區302D再度顯示實質線性特性，其中，相對于測試探針所行進的距離320D，柱狀凸塊上的力320F在龜裂變寬及傳播通過金屬化系統時陡峭地下降。
[0054]不過，應注意，盡管快速及慢速測試曲線301及302的不同區域的一般配置及特性有實質類似的形狀及外觀，測試曲線302顯示相較于快速測試(由曲線301描繪)，在如本文所揭示的慢速橫向力測試(由曲線302描繪)期間會以較小的力320F及較短的行進距離320D發生龜裂。更特別的是，在曲線302(參考龜裂點332)的慢速測試期間，龜裂發生在有數值322的力320F已施加于柱狀凸塊之后。如圖3所示，力322小于在曲線301的快速測試期間產生龜裂所需要的力321 (參考龜裂點331)有數量323。在一實施例中，力322可比力321小約10至35%。
[0055]同樣，曲線302的慢速測試顯示在龜裂開始之前測試探針所行進的總距離320D有數值312，其小于在曲線301的快速測試期間產生龜裂所需要的的對應距離311有數量313。在一實施例中，距離312可比距離311小約5至30%。因此，當用作用以評估與可對類似柱狀凸塊/金屬化系統配置進行的橫向力測試關連的數據的預測及/或比較工具時，與慢速測試曲線302所顯示的相比，快速測試曲線301會顯示給定系統配置大體上更強健，也就是，在芯片封裝相互作用期間能夠抵抗較高的負荷及/或較大的橫向運動。不過，至少一些定性及定量的證據顯示慢速測試在實際覆晶封裝件更可能為與龜裂有關產品失敗的代表性預測子(predictor),這在下文進一步詳述。
[0056]圖4a至圖4h的掃描式電子顯微鏡(SEM)相片圖示在各種代表性半導體芯片的柱狀凸塊下面的BEOL金屬化層的示范龜裂失敗。更特別的是，圖4a及圖4b的SEM相片圖示在典型覆晶接合及組裝工藝期間已出現的實際產品龜裂409。如圖4a及圖4b所示，龜裂409顯示有實質粒狀或礫石狀形態，這通常是由半導體芯片與承載封裝襯底的熱相互作用而發生的龜裂類型外觀，如前述。
[0057]圖4c至圖4f的SEM相片圖示在代表性半導體芯片的柱狀凸塊下面的BEOL金屬化層中在快速橫向力測試期間已產生的示范龜裂419，例如圖3的測試曲線301描繪及描述上文的。由圖4c至圖4f可見，在快速橫向力測試產生的龜裂419顯示實質平滑的龜裂形態，它與實際半導體芯片在覆晶組裝期間已出現被看到的龜裂409的礫石狀龜裂形態顯著不同。實際失敗產品中所誘發的龜裂409與在快速橫向力測試期間產生的龜裂419在龜裂形態上有此差異可提供至少一些證據證明快速測試龜裂419可能無法準確地代表在導致白凸塊龜裂(例如，圖4a及圖4b的示范龜裂409)在實際產品中開始及傳播的覆晶接合及組裝工藝期間的真實世界情況。
[0058]另一方面，圖4g及圖4h的SEM相片圖示在揭示于本文的慢速橫向力測試期間已產生于代表性半導體芯片的BEOL金屬化層的龜裂429，例如用圖3的曲線302描繪的測試。如圖4g及圖4h所示，龜裂429顯示實質粒狀或礫石狀外觀，也就是，形態與出現于實際真實世界產品及與接合及組裝有關的龜裂409的形態實質類似，如圖4a及圖4b所示。龜裂形態的相似可顯示與前述快速測試的橫向力測試相比，揭示于本文的慢速橫向力測試可更準確地代表在覆晶工藝期間出現于實際半導體芯片的情況，它可產生顯示于圖4c至圖4f的實質更平滑龜裂形態。另外，回焊工藝期間在通常預期龜裂失敗會在BEOL金屬化層開始的時段(regime)對實際產品進行的應變速率計算顯示回焊期間的應變速率比在典型快速橫向力測試期間發生的還慢，可是對于在慢速測試期間發生的應變速率可提供合理的良好相關。
[0059]如上述，一般現有技術測試方案在評估及特征化柱狀凸塊與底下金屬化系統的行為相互作用時已進行恒定測試探針速度在約I至10微米/秒范圍內(也就是，快速測試)的橫向力測試。此外，本技藝一般技術人員在讀完本揭示內容后應了解，完成快速橫向力測試所需要的時間遠遠短于完成對應慢速測試所需要的時間，每個慢速測試要花10至100倍的時間完成，因為在揭示于本文的慢速測試期間使用的恒定測試探針速度小于0.1微米/秒。當進行數百甚至數千次的橫向力測試以便特征化給定柱狀凸塊/金屬化系統配置的行為相互作用時，以及在芯片品質保證評量期間進行數百甚至數千次以上的測試，或為了評估不同的介電材料或芯片配置，使用典型快速測試可造成完成給定測試集合所需要的時間整體減少。不過，在許多情況下，與減少完成現有技術快速測試所用時間關連的感知經濟效益明顯被本揭示內容的新穎慢速測試所提供的額外相關準確度勝過。因此，與制造商持續受壓于更快地完成操作以便減少成本的傳統制造及檢驗操作相反，通過進行揭示于本文的更耗時慢速測試，可實現意想不到的效益。
[0060]如上述顯示的，快速橫向力測試對于真實世界芯片封裝相互作用效應大體不像揭示于本文的新穎慢速測試方法那么有代表性。例如，快速測試讓人有以下誤導印象:給定柱狀凸塊/金屬化系統配置在龜裂開始前可忍受比能夠實際抵抗時還高的負荷。因此，當用現有技術快速橫向力測試產生典型行為反應曲線(例如，圖3的測試曲線301)以及該典型行為反應曲線用來進行特定半導體芯片BEOL金屬化系統布局的評估時，該快速測試曲線可能顯示芯片布局在芯片封裝熱相互作用力下比實際情形還要強健。同樣地，當設計余裕事實上可明顯較低或甚至完全不存在時，過于樂觀的設計余裕可歸因于該設計。在這種情形下，基于揭示于本文的新穎慢速橫向力測試的力/距離行為相互作用曲線實質上可更加準確，從而提供必要的設計余裕，以及助長芯片評估工藝有較高的整體可靠性。
[0061]在本揭示內容的一些示范具體實施例中，可以比較方式使用典型力/距離行為相互作用曲線(例如，圖3的曲線302)以及額外橫向力測試以評估及特征化給定BEOL金屬化系統配置與形成于其上方的柱狀凸塊的非典型或異常行為相互作用。例如，用描述于本文的慢速測試技術，在形成于一半導體芯片或晶圓的一金屬化系統上方的多個柱狀凸塊上，可進行隨機統計檢定(random statistical testing)。在某些具體實施例中，與有同樣配置的柱狀凸塊/金屬化系統的典型行為相互作用曲線所預測的相比，針對某些特定測試所產生的力/距離曲線顯示對于橫向力測試有出乎預料的不同反應。反過來藉此可指出存在與一或更多材料、配置及/或設計有關的異常，這可能與柱狀凸塊、底下金屬化系統或彼等的一些組合有關連，這在下文會有更詳細的描述。
[0062]在某些情況下，構件給定金屬化系統的BEOL金屬化層中的一或更多金屬化層可能異常及/或出乎預料地比有類似配置的典型系統正常所預期的還要弱。金屬化系統內有這種弱區可歸因于數種不同因素中的任一或更多因素，包括工藝沉積參數的漂移、加工工具故障及/或清潔度、襯底清潔度、相鄰層及/或傳導組件的接合或粘著問題、及其類似者。在其它情形下，給定BEOL金屬化系統中的異常弱區可歸因于各種電路組件在所述區域中的特定布局，例如給定金屬化層內相隔很近的傳導組件，及/或電路組件在連續金屬化層之間的相對定位或對齊。又在其它的情形下，異常可能與柱狀凸塊的一或更多方面有關，例如材料類型、粘著、及/或上述加工問題。
[0063]在某些情形下，特別柱狀凸塊的材料可能比由同類材料構成的典型柱狀凸塊正常所預期的硬一點及/或強壯些。結果，相對于典型柱狀凸塊，可增加此一柱狀凸塊的整體硬度，由于有較低的硬度及/或材料強度，在暴露于某些橫向負載方案時，它可能更加柔軟或柔順些。在這種情況下，相對于上述典型柱狀凸塊，金屬化系統與由較硬及/或較強材料構成的柱狀凸塊的行為相互作用在橫向力測試下可顯示實質不同的行為相互作用曲線。為了便于說明，由比上述典型柱狀凸塊硬及/或強的材料構成的柱狀凸塊以下被稱為“硬”柱狀凸塊，而典型柱狀凸塊也被稱為“柔順”柱狀凸塊。
[0064]在有些情形下，在柱狀凸塊加工期間，可形成此類異常硬柱狀凸塊使得柱狀凸塊包含有異常或者不完美結晶顆粒結構的一或更多金屬顆粒。例如，在半導體芯片的柱狀凸塊由銅或銅合金構成的示范具體實施例中，銅柱狀凸塊的彈性及塑性行為可取決于凸塊的實際質地。如上述，在有些情形下，對于在橫向負荷測試期間應用于凸塊的某些負載方案，此質地可能造成一些銅柱狀凸塊比更典型柔順柱狀凸塊還要硬些，也就是，產生硬柱狀凸塊，如前述。相較于更典型柔順柱狀凸塊，此類異常硬柱狀凸塊在給定負荷下一般比較不可能偏折及/或變形，不論該給定負荷是在覆晶接合及組裝工藝期間的平面外熱相互作用負荷，還是在慢速橫向負荷測試期間施加于柱狀凸塊的橫向負荷。因此，由于硬柱狀凸塊在橫向負荷下比較不可能變形，它們也比較有可能與芯片的金屬化系統的龜裂誘發失敗關連，因為硬柱狀凸塊上有較大數量的負荷被驅入較弱的底下金屬化層。
[0065]圖5繪出比較柱狀凸塊/金屬化系統相互作用曲線501及502，其各自描繪異常硬柱狀凸塊及典型柔順柱狀凸塊在用圖2的示范測試配置測試到龜裂失敗時的行為相互作用。如圖5所示，描繪柔順柱狀凸塊與底下金屬化系統的典型行為相互作用的曲線502有與圖3的典型力/距離曲線302實質相同的配置。更特別的是，柔順柱狀凸塊曲線502顯示初始非線性應變硬化區(strain-hardening region) 502A (與區域302A相關)，第二實質線性區502B (與區域302B相關)，第三非線性區502C (與區域302C相關)，龜裂點532 (與龜裂點332相關)，以及實質線性龜裂后區域502D(與區域302D相關)。此外，應了解，龜裂點532出現在數值與曲線302的力水平322實質相同的力水平522以及數值與曲線302的距離312實質相同的總行進距離512。
[0066]描繪硬柱狀凸塊與底下金屬化系統的典型行為相互作用的曲線501有與力/距離曲線502的一些方面類似但是與曲線502的一些其它方面不同的配置。例如，硬柱狀凸塊曲線501有斜率與曲線502的第二實質線性區502B實質相同的實質線性區501B，以及非線性配置與曲線502的第三非線性區502C實質相同的區域501C。此外，曲線501顯示龜裂點531是在與曲線502的力水平522實質相同的力水平，以及有斜率與曲線502的龜裂后區域502D實質相同的實質線性龜裂后區域501D。
[0067]另一方面，硬柱狀凸塊曲線501不顯示可與柔順柱狀凸塊曲線502的非線性區502A相比的實質非線性初始曲線區。這表示圖示于區域502A(以及圖3的區域302A)中影響柔順柱狀凸塊的力/距離反應的初始應變硬化效應一般在硬柱狀凸塊不會發生。因此，由于在用曲線501描繪的橫向力測試的初始部分期間不會發生非線性應變硬化效應，與有相同配置的柔順柱狀凸塊/金屬化系統相比，硬柱狀凸塊/金屬化系統可更快地到達它的最大負荷承受水平522。更特別的是，如圖5所示，曲線501顯示在硬柱狀凸塊系統中以小于在柔順柱狀凸塊系統中開始龜裂需要的距離512有數量513的最大行進距離511產生龜裂，如曲線502所示。因此，用硬柱狀凸塊曲線501表示的數據顯示當給定芯片封裝件在芯片回焊工藝后冷卻及收縮時，在金屬化系統中包圍或靠近異常硬柱狀凸塊的區域中更有可能發生白凸塊龜裂失敗。
[0068]在某些示范具體實施例中，在覆晶封裝之前，對于特定半導體芯片，可進行揭示于本文的慢速橫向力測試以便偵測異常硬柱狀凸塊的存在，如上述，它比典型柔順柱狀凸塊更有可能導致在底下金屬化系統中發生白凸塊龜裂失敗。不過，根據本揭示內容，該慢速橫向力測試方法可做調整使得柱狀凸塊大體不被測試到失敗，也就是，僅僅偵測到硬柱狀凸塊的存在，而在測試期間不產生底下金屬化系統的龜裂。
[0069]圖6a示意圖示本揭示內容的一示范具體實施例,其中,慢速橫向力測試可用來偵測形成于半導體芯片或晶圓602的金屬化系統604上方的異常硬柱狀凸塊的存在。如圖6a所示，測試探針620可用來施加力620F于柱狀凸塊603，它可為半導體芯片602的多個柱狀凸塊603中的一個柱狀凸塊。在某些具體實施例中，根據前述慢速測試方法，可使測試探針620沿著路徑621以恒定速度移動，也就是，小于約0.1微米/秒的測試探針速度，以便在個別柱狀凸塊603上產生力620F。此外，為了避免在圖示于圖6a的慢速橫向力測試期間不經意地在在柱狀凸塊603下面的金屬化系統604中誘發龜裂，可使探針620沿著不實質平行于金屬化系統604的平面623的路徑移動，該路徑已經可用來產生圖3的典型行為相互作用曲線301及302，以及圖5的曲線501及502。反之，以及根據以下所列的理由，在測試期間測試探針620可沿著它移動的路徑621可往柱狀凸塊603及金屬化系統604向下彎成與平面623有實質非零角度622。
[0070]應了解，當以實質非零角度622用探針620施加力620F于柱狀凸塊603時，力向量620F中只有第一部分在柱狀凸塊603與金屬化系統604的接口 640轉換成剪力負荷620S與傾覆力矩620M。另一方面，力向量620F中施加于柱狀凸塊603的第二部分在接口 640轉換成壓縮負荷620C。因此，在傾覆力矩620M低于沿著相對于金屬化系統的實質平行路徑(例如，參考圖2中力220F相對于平面223的路徑212)施加橫向力的通常情形下，以及有額外的壓縮負荷部分620C,金屬化系統604中的局部拉伸應力608T可保持低于可能誘發龜裂的應力水平，至少在橫向力測試的初始部分期間。
[0071]在本揭示內容的某些具體實施例中，在橫向力測試期間可評估及/或繪制柱狀凸塊603與金屬化系統604的力/距離行為相互作用。此外，在至少一些示范具體實施例中，可即時比較給定受測柱狀凸塊603的特定行為相互作用與用于異常硬柱狀凸塊及典型柔順柱狀凸塊的已知行為相互作用曲線，例如，經預先特征化的典型族群的行為相互作用，例如它可用圖5的比較行為相互作用曲線501及502描繪。此外，相較于柔順柱狀凸塊的實質非線性初始反應(例如，參考曲線502的區域502A)，由于硬柱狀凸塊已圖示成可顯示橫向力測試從一開始的實質線性反應(例如，參考曲線501的區域501B)，有可能迅速評量給定柱狀凸塊603是否為異常硬柱狀凸塊。在一些具體實施例中，柱狀凸塊/金屬化系統的慢速橫向力測試隨后可繼續至少直到至少在半導體芯片602的關鍵區已測試統計顯著及/或預定數量的柱狀凸塊603。
[0072]在至少一些具體實施例中，用裝在測試夾具(未圖示)上的半導體芯片602進行用來偵測如上述的硬柱狀凸塊的柱狀凸塊603的修改慢速橫向力測試，使得金屬化系統604的平面623處于實質水平方向，如圖6a所示，以及其中，使測試探針620沿著路徑621以對于水平平面有朝下角度622地移動。在某些具體實施例中，角度622可在約5°至45°之間，其中所用特定角度622可取決于金屬化系統604可安全地暴露于它而不誘發龜裂的傾覆力矩620M水平。此外，應了解，由于在修改橫向力測試期間測試探針620沿著它移動的路徑621有角度622，產生于受測柱狀凸塊603的缺口 624可具有實質不對稱的配置或外觀，從而容易辨別可用來偵測硬柱狀凸塊的斜角柱狀凸塊測試。
[0073]在其它具體實施例中，如上述，半導體芯片602可裝在測試夾具(未圖示)上，不過，其中可旋轉測試夾具與芯片602使得金屬化系統604的平面623與水平線有角度622，如圖6b所示。在橫向力測試期間，隨后可使測試探針620沿著實質對齊水平平面的路徑621移動，從而在接口 640誘發相對數值相同的負荷620S、620C及傾覆力矩620M，如以上在說明圖6a時所述。因此，在圖示于圖6b的斜角橫向力測試期間，在金屬化系統604中可誘發減少相對水平相同的局部拉伸應力608T，從而實質避免產生龜裂。
[0074]在揭示于本文的一些具體實施例中，當圖6a及圖6b的修改橫向力測試方法用來偵測異常硬柱狀凸塊而在半導體芯片的底下金屬化系統中不誘發龜裂失敗時，有可能采取至少一些補救步驟以搶救含有硬柱狀凸塊的芯片而不必訴諸完全報廢該芯片。在受考量的半導體芯片有比正常相對高的成本及/或想要可用于更強健、關鍵、特殊及/或高端應用的情形下，此一方法特別重要。例如，如上述，硬柱狀凸塊比典型柔順柱狀凸塊更有可能導致底下金屬化系統的龜裂失敗，因為為了誘發龜裂至少部分需要較短的柱狀凸塊位移總量以誘發充分數值的負荷。也就是，參考圖5的比較行為相互作用曲線501及502，其圖示大體需要位移距離511 (曲線501)以在典型硬柱狀凸塊下面的金屬化系統中誘發龜裂，然而大體需要較大的距離512 (曲線502)以誘發在典型柔順柱狀凸塊下面的龜裂。因此，可做分析以評估半導體芯片上可安置硬柱狀凸塊的特定位置，以及判斷是否可預期所述特定位置在芯片封裝相互作用期間遭受充分有可能地造成底下金屬化系統的龜裂失敗的差分熱膨脹數量。
[0075]—方面，如果任何硬柱狀凸塊位于芯片上隨后比較不可能發生白凸塊失敗的特定點，可進行風險評量以判斷照原樣使用該芯片是否可行。另一方面，如果一或更多硬柱狀凸塊位于芯片中更有可能發生白凸塊失敗的區域，例如在或靠近芯片角落，則額外的分析及/或補救行動可能有必要，這在下文有進一步的描述。
[0076]在硬柱狀凸塊可位于半導體芯片中更有可能發生白凸塊缺陷的區域的情形下，可分析在硬柱狀凸塊所在的特定點下面及包圍它的芯片電路布局以判斷芯片中包含可能被不利地影響的敏感電路組件的區域是不是有白凸塊龜裂出現于周圍的金屬化層。如果不是，可進行另一風險評量以判斷照原樣使用該芯片的可行性。不過，即使在硬柱狀凸塊下面的芯片區可能存在敏感電路組件，該芯片仍有可能使用于芯片設計不需要過于強健的要求不高應用。另外，在本揭示內容的至少一些示范具體實施例中，通過修改柱狀凸塊的可撓性可修復一些硬柱狀凸塊，如以下在說明圖7a至圖7e時所述，使得芯片仍可照原本打算使用，或至少用于比較不要求嚴格遵守原始電路設計布局要求的應用。
[0077]一旦已偵測在半導體芯片的金屬化系統上方的硬柱狀凸塊，通過增加柱狀凸塊的可撓性可修復該硬柱狀凸塊，使得修復柱狀凸塊在芯片封裝熱相互作用期間施加于的平面外負荷至少有一些可被凸塊的變形吸收。接著，這可減少傳輸通過柱狀凸塊的焊墊(例如，參考圖1d)的負荷數值以及誘發于底下金屬化系統的局部拉伸應力的對應水平。因此，藉此可減少一或更多金屬化層在覆晶封裝期間發生龜裂的可能性。
[0078]圖7a根據本揭示內容示意圖示示范方法的一具體實施例，其可用來修復硬柱狀凸塊。如圖7a所示，柱狀凸塊修復裝置720可用來形成沿著個別硬柱狀凸塊703的一側面703A的多個應變釋放缺口，例如缺口 725a-d，它們可提供一定程度的彈簧狀可撓性給硬柱狀凸塊703。所述應變釋放缺口 725a-d的形成可通過使硬柱狀凸塊703與柱狀凸塊修復裝置720的尖端720P接觸，從而施加充分高足以使凸塊703在各個缺口 725a_d位置局部變形的力720F。在一些示范具體實施例中，可使柱狀凸塊修復裝置720沿著實質平行于金屬化系統704的平面723的路徑721移動，然而應了解，也可使用非平行路徑，這取決于額外柱狀凸塊可撓性的要求程度。
[0079]在某些被揭示的具體實施例中，柱狀凸塊修復裝置720的路徑721可實質對齊指向半導體芯片702的近似中心702C(參考圖7c)的徑向向量702V，使得應力釋放缺口725a-d可經定向成皆沿著在覆晶封裝期間施加于芯片702的最大平面外負荷的路徑。例如，參考圖示于圖1c的上述力向量102F。因此，可沿著硬柱狀凸塊中實質遠離半導體芯片702的近似中心702C的一側面703A，以及實質朝向芯片702的周邊(未圖示于圖7a)(其對應至柱狀凸塊703的拉伸負荷側)，安置根據上述步驟來形成的應力釋放缺口 725a-d。例如，參考圖示于圖2的局部拉伸應力208T。此外，在至少一些具體實施例中，實質垂直對齊地沿著側面703A安置缺口 725a-d。因此，缺口 725a_d以下可被稱為拉伸應變釋放缺口，因為它們傾向提供額外凸塊可撓性于柱狀凸塊703的拉伸負荷側。
[0080]沿著硬柱狀凸塊703的側面703A形成的拉伸應變釋放缺口的實際數量，以及各個缺口的深度，可取決于受考量的修復柱狀凸塊所要求的額外可撓性程度。例如，位于半導體芯片中出現較大差分熱膨脹量的區域(例如，離芯片中心最遠的位置(例如，參考圖1c的芯片102的角落區102E))的硬柱狀凸塊可能需要較大程度的額外柱狀凸塊可撓性，因此，可具有更多及/或更深的應變釋放缺口。同樣，位于金屬化系統中含有敏感或關鍵電路組件的區域上方或附近的硬柱狀凸塊也可能需要更大的附加可撓性以便減少龜裂出現于所述區域的可能性，因而需要更多及/或更深的缺口。
[0081]圖7b示意圖示用于增加圖7a的硬柱狀凸塊703的可撓性的另一示范方法，其中，如上述，相對于已形成初始應變釋放缺口 725a-d的第一側面703A，在硬柱狀凸塊703的相反側面703B可形成附加應變釋放缺口，例如缺口 726a-c。如圖7b所示，缺口 726a_c的形成可通過使柱狀凸塊修復裝置720實質沿著如在說明圖7a時提及的相同路徑721移動以便賦予使硬柱狀凸塊703在各個附加缺口 726a-c的位置局部變形的力720F。不過，如圖7b所示，柱狀凸塊修復裝置720對于硬柱狀凸塊703反向移動使得尖端720P在側面703A的相反側面703B上與硬柱狀凸塊703接觸。因此，在至少一些具體實施例中，應力釋放缺口 726a-c可經定向成皆實質朝向半導體芯片702的近似中心702C(參考圖7c)以及遠離芯片702的周邊(未圖示)(其對應至柱狀凸塊703的壓縮負荷側)。例如，參考圖示于圖2的局部壓縮應力208C。此外，如同上述缺口 725a-d，在某些示范具體實施例中，也可實質垂直對齊地沿著硬柱狀凸塊703的側面703B安置缺口 726a-c。因此，缺口 726a_c以下可被稱為壓縮應變釋放缺口，因為它們傾向提供額外凸塊可撓性于柱狀凸塊703的壓縮負荷偵U。此外，以及如上述，在已完成上述修復修改后，可按照硬柱狀凸塊703的所欲最終可撓性的需要調整形成于側面703B上朝向半導體芯片702的近似中心702C的壓縮應變釋放缺口(例如，缺口 726a-c)的實際數量及深度。
[0082]在一些示范具體實施例中，可用與給定柱狀凸塊關連的特定設計參數中的一或更多限制一或更多上述應變釋放缺口的位置以及形成所述缺口的深度。例如，描述于此的應變釋放缺口的存在可至少某一程度地減少修復柱狀凸塊的橫截面面積。同樣地，在某些具體實施例中，可限制缺口深度以避免修復柱狀凸塊的電流密度增加，從而避免或至少最小化可能由橫截面面積減少造成的任何電遷移效應(electromigration effect)。同樣,基于相同的理由，也可限制給定應變釋放缺口親近修復柱狀凸塊的上、下端，因為柱狀凸塊的電流密度在這些區域最高。
[0083]圖7c示意圖示圖7a及圖7b的硬柱狀凸塊703的平面圖，其圖示揭示于本文的硬柱狀凸塊修復方法的其它示范具體實施例。在某些具體實施例中，柱狀凸塊支撐裝置730，例如項圈狀支撐裝置及其類似者，可用來實質防止用來在硬柱狀凸塊703中形成各個應變釋放缺口的力720F產生在橫向力測試柱狀凸塊期間常常發生的柱狀凸塊位移的類型。例如，參考圖3的力/距離曲線301及302，以及圖5的力/距離曲線501及502。
[0084]操作時，柱狀凸塊支撐裝置730可鄰近硬柱狀凸塊703使得柱狀凸塊支撐裝置730的接觸表面730S與硬柱狀凸塊703的至少一部分實質接觸。在某些具體實施例中，相對于用柱狀凸塊修復裝置720形成應變釋放缺口的位置，在硬柱狀凸塊703的相反側面，在柱狀凸塊修復工藝期間可用適當工具(未圖示)固定柱狀凸塊支撐裝置730。例如，當正在沿著硬柱狀凸塊703遠離半導體芯片702的近似中心702C的側面703A形成拉伸應變釋放缺口725a-d時，柱狀凸塊支撐裝置730可位于柱狀凸塊703的相反側面703B上，如圖7c所示。同樣，當正在沿著硬柱狀凸塊703朝向近似中心702C的側面703B形成壓縮應變釋放缺口726a-c時，柱狀凸塊支撐裝置730可位于相反側面703A上。以此方式，缺口產生力720F大體不會傳輸進入底下金屬化系統704(參考例如，圖2，圖6a及圖6b)，反而會被由柱狀凸塊支撐裝置730施加于硬柱狀凸塊703的反作用力730F抵抗。因此，圖7c的修復系統在上述柱狀凸塊修復工藝期間會實質處于力平衡，以及可實質避免力720F在金屬化系統704中產生龜裂的可能性。
[0085]在一些具體實施例中，柱狀凸塊支撐裝置730的至少一部分可具有實質遵循硬柱狀凸塊703的形狀的形狀，使得它藉此在描述于本文的柱狀凸塊修復工藝期間可提供足夠的支持。例如，當硬柱狀凸塊703有如圖7c所示的實質圓柱形狀時，柱狀凸塊支撐裝置730中適合接觸柱狀凸塊703的部分可具有實質類似的圓柱形狀。在此類具體實施例中，柱狀凸塊支撐裝置730，例如，可空心圓柱的一部分，例如半個空心圓柱，如圖7c所示。不過，應了解，圖示于圖7c的半個空心圓柱配置只是示范，因為也可使用其它的配置或形狀，只要它們可提供必要的支撐程度，如上述。此外，柱狀凸塊支撐裝置730也可由能夠提供適當支撐程度以及對于修復柱狀凸塊703實質不會造成任何額外表面損傷的任何適當材料構成。僅通過舉例的方式，柱狀凸塊支撐裝置730可由彈性墊片狀材料制成，例如橡膠及其類似者，然而應了解，在本揭示內容的精神及范疇內，也可使用較硬及較軟的其它材料。
[0086]在某些具體實施例中，用來形成應力釋放缺口 725a_d及/或726a_c的柱狀凸塊修復裝置720，例如，可為通常可用來進行橫向力測試的測試探針，例如描述于本文的測試探針220或620。在其它具體實施例中，柱狀凸塊修復裝置720可為專用工具使得尖端720P有特定尖端輪廓，如以下在說明圖7d及圖7e時所述。
[0087]在上述柱狀凸塊修復工藝期間，包圍任何給定應變釋放缺口的內部尖端(例如，圖7a及圖7b的內部尖端725P及/或726P)的柱狀凸塊材料在形成各個缺口凹痕時可變成應變硬化。此外，當柱狀凸塊修復裝置720的尖端720P形狀逼近更尖的點時，可增加在缺口變形過程期間的應變硬化的誘發數量。如上述，用來進行橫向力測試用以偵測硬柱狀凸塊的測試探針(例如，圖示于圖6a及圖6b的測試探針620)有時在柱狀凸塊修復工藝期間也可用來形成應變釋放缺口。不過，在用來偵測硬柱狀凸塊的測試探針有實質點狀尖端720P的示范具體實施例中，在柱狀凸塊修復工藝期間，可改用有尖端720P在缺口形成期間不會誘發有如此大程度的應變硬化的柱狀凸塊修復裝置，如下述。
[0088]圖7d的特寫視圖圖示形成于圖7a及圖7b的硬柱狀凸塊703的拉伸應變釋放缺口 725a-d。如圖7d所示，柱狀凸塊修復裝置720的尖端720P可具有圓角輪廓(radiusedcontour) 720R,隨后它可用來形成其內部缺口尖端725P具有與半徑720R實質相同的圓角輪廓725R的一或更多缺口 725a_d。帶圓角尖端的缺口(radius-tipped notch) 725a_d因此在硬柱狀凸塊703的周遭材料中可造成較低的整體應變硬化程度，從而在一定程度上增加由于上述柱狀凸塊修復工藝而加至柱狀凸塊703的可撓性的數量。此外,應了解，當應變釋放缺口也形成于硬柱狀凸塊703的相反側面上時，例如圖7b及圖7c的壓縮應變釋放缺口 726a-c，也可使用其尖端720P有圓角輪廓720R的柱狀凸塊修復裝置720以便減少在缺口形成期間可能產生于所述位置的材料應變硬化程度。
[0089]在揭示于本文的其它示范具體實施例中，也可使用其尖端720P有圓角輪廓720R的柱狀凸塊修復裝置720以減少可能已在包圍已用有實質尖點狀尖端的測試探針形成的任何缺口的區域中誘發的應變硬化程度。例如，如圖7e所示，帶圓角化尖端的圖7d柱狀凸塊修復裝置720可用來調整先前經形成有實質尖點狀內部缺口尖端724T的缺口 724的外形，使得缺口 727的調整外形可具有內部缺口尖端727P，其圓角輪廓727R與柱狀凸塊修復裝置720的尖端720P的圓角輪廓720R實質匹配。此外，在至少一些具體實施例中，用帶圓角尖端的柱狀凸塊修復裝置(例如，其尖端720P有圓角輪廓720R的裝置720)，可以類似的方式調整當橫向力測試正被用來偵測硬柱狀凸塊的存在時形成于給定柱狀凸塊的任何缺口(例如，圖6a及圖6b的柱狀凸塊603的缺口 624)的外形。
[0090]圖8的曲線圖圖示比較柱狀凸塊/金屬化系統行為相互作用曲線801及802，其中，曲線801描繪在半導體芯片或晶圓的BEOL金屬化系統中已形成于異常弱部位上方的柱狀凸塊的行為相互作用曲線，而曲線802描繪代表性柱狀凸塊/金屬化系統配置的典型比較行為相互作用曲線。如圖8所示，比較行為相互作用曲線802具有各自與圖3及圖5的典型比較力/距離行為相互作用曲線302及502實質相同的配置。更特別的是，曲線802顯示初始非線性(例如，應變硬化)區域802A(與區域302A/502A相關)，第二實質線性區802B (與區域302B/502B相關)，第三非線性區802C (與區域302C/502C相關)，龜裂點832 (與龜裂點332/532相關)，以及實質線性龜裂后區域802D (與區域302D/502D相關)。此外，應了解，龜裂點832發生于數值與曲線302/502的力水平322/522實質相同的力水平822，以及數值與曲線302/502的距離312/512實質相同的總行進距離812。
[0091]曲線801，如上述，其描繪已形成于BEOL金屬化系統的異常弱部位上方的柱狀凸塊的代表性行為相互作用，配置與典型力/距離曲線802的一些方面類似，不過與曲線802的一些其它方面不同。例如，如圖8所示，曲線801有緊密地遵循典型比較力/距離行為相互作用曲線802的初始非線性區802A的形狀的實質非線性初始801A。另外，曲線801有斜率與曲線802的第二實質線性區802B實質相同以及進一步緊密地遵循曲線802直到近似轉變點(approximate transition point)861 (表示代表性柱狀凸塊上的橫向力820F有數值851以及行進距離820D有數值841)的線性區域801B。
[0092]不過，當在近似轉變點861到達實質線性反應區801B的末端后，曲線801轉變成實質非線性反應區801C，其具有與曲線802的第三非線性區802C實質類似的非線性配置，盡管出現在力820F的較低范圍以及行進距離820D的較短范圍。例如，如圖8所示，比較行為相互作用曲線802顯示在區域802B、802C之間出現在橫向力數值852 (大于曲線801的轉變點861的橫向力數值851有數量853)有近似線性至非線性的轉變點862。在一實施例中，力852可大于力851約有10至50%。此外，轉變點862也出現在行進距離842，其大于曲線801在轉變點861的行進距離841有數量843。在一實施例中，距離842可大于距離841約有5至35%。
[0093]曲線801更顯示龜裂最終會出現在異常弱BEOL部位，它是在力水平820F與行進距離820D，兩者都各自小于用曲線802描繪的典型柱狀凸塊/金屬化系統配置的對應數值。更特別的是，曲線801顯示龜裂點831出現在力水平820F，其數值821小于力水平820F的數值822有數量823，如龜裂點832所示，數值822是典型柱狀凸塊/金屬化系統配置開始龜裂時的必要數值。同樣，根據曲線801，弱BEOL金屬化系統在橫向力測試期間開始龜裂的總行進距離820D有數值811，它小于曲線802的對應數值812有數量813。
[0094]因此，力/距離反應曲線801及802的比較提供證據顯示由典型柱狀凸塊(例如，柔順柱狀凸塊如前述)構成的系統配置大體會顯示至少直到一點有共同的力/距離行為相互作用反應，不論柱狀凸塊是否位于異常弱BEOL金屬化系統部位附近或上方。不過，當受測柱狀凸塊位于前述異常弱BEOL部位的上方或附近時，該受測柱狀凸塊的行為相互作用曲線會在比典型柱狀凸塊/金屬化系統配置的正常預期還低的橫向力水平及行進距離由實質線性反應轉變成實質非線性。這種柱狀凸塊/金屬化系統行為相互作用因此可用于某些實例以對代表性半導體芯片或晶圓進行附加橫向力測試以便偵測給定金屬化系統中存在異常弱BEOL部位。
[0095]在某些示范具體實施例中，在覆晶封裝之前，對于特定半導體芯片的柱狀凸塊，可進行如揭示于本文的慢速橫向力測試，以便偵測底下金屬化系統中存在異常弱BEOL部位，如上述，它更有可能導致發生白凸塊龜裂失敗。不過，如同可用來偵測存在異常硬柱狀凸塊(例如，參考圖6a及圖6b及對應描述)的上述橫向力測試，該慢速橫向力測試方案可做調整使得柱狀凸塊不被測試到失敗，也就是，僅僅偵測弱BEOL部位的存在，而不造成底下金屬化系統在測試期間龜裂。
[0096]圖9a示意圖示本揭示內容的一示范具體實施例,其中,慢速橫向力測試可用來偵測存在形成于半導體芯片或晶圓902的金屬化系統904上方的異常硬柱狀凸塊。如圖9a所示，測試探針920可用來施加力920F于柱狀凸塊903，它可代表半導體芯片902的多個柱狀凸塊903中的一個柱狀凸塊。在某些具體實施例中，根據前述慢速測試方法，可使測試探針920沿著路徑921以恒定速度移動，也就是，小于約0.1微米/秒的測試探針速度，以便在各個柱狀凸塊903上產生力920F。此外，為了增強偵測在圖9a的慢速橫向力測試期間在柱狀凸塊903下面的金屬化系統904的弱BEOL部位的能力，可使探針920不沿著實質平行于金屬化系統904的平面923的路徑移動，因為該路徑可以用來產生圖3的典型行為相互作用曲線301及302，以及圖8的曲線801及802。相反地，以及基于概括于下文的理由，測試探針920在測試期間沿著它移動的路徑921可彎成對于平面923有實質非零角度922使得測試探針920的尖端920P以大體向上的傾角與柱狀凸塊903接觸。
[0097]應了解，當用探針920以實質非零角度922施加力920F于柱狀凸塊903時，力向量920F只有第一部分在柱狀凸塊903與金屬化系統904的接口 940轉換成剪力負荷920S與傾覆力矩920M。另一方面，力向量920F中施加于柱狀凸塊903的第二部分在接口 940轉換成拉伸負荷920T。在此負荷配置中，柱狀凸塊903的總上揚負荷是由傾覆力矩920M及附加拉伸負荷部分920T的組合引起的，相較于通常發生在沿著平行于金屬化系統的實質平行路徑(例如，參考圖2中力220F相對于平面223的路徑212)施加橫向力時的負荷配置，金屬化系統904的局部拉伸應力908T可高于正常預期。以此方式，當受測柱狀凸塊903位于金屬化系統904中的異常弱BEOL部位上方或附近時，由實質線性至實質非線性行為反應的轉變點，例如在圖8的比較行為相互作用曲線802的區域802B及802C之間的轉變點861，預期會比其它的情形更快地出現，從而可增強弱部位偵測。
[0098]在本揭示內容的某些具體實施例中，在橫向力測試期間，可評估及/或繪出柱狀凸塊903與金屬化系統904的力/距離行為相互作用。此外，在至少一些示范具體實施例中，可即時比較給定受測柱狀凸塊903的特定行為相互作用與用于形成于異常弱BEOL部位上方的柱狀凸塊及典型柱狀凸塊/金屬化系統的已知行為相互作用曲線，例如，經預先特征化的典型族群的行為相互作用，例如它可用圖8的比較行為相互作用曲線801及802描繪。此外，由于相較于典型柱狀凸塊/金屬化系統配置(例如，參考曲線802的近似轉變點862)的相同轉變，形成于弱BEOL部位上方的柱狀凸塊已圖示成顯示在橫向力測試期間可更快地由實質線性反應轉變成實質非線性反應(例如，參考曲線801的轉變點861)，有可能迅速地評量給定柱狀凸塊903是否形成于BEOL金屬化系統904內的異常弱部位上方。
[0099]例如，若是施加于柱狀凸塊903的力920F或測試探針920在橫向力測試期間的行進距離通過已知在對形成于弱BEOL部位上方的柱狀凸塊進行測試時會造成早期線性轉變成非線性行為反應的水平(參考圖8)，可能顯示受測柱狀凸塊903不在異常弱BEOL部位的上方或附近。另一方面，在后來的力測試期間早期線性/非線性轉變可顯示在柱狀凸塊903下面的BEOL金屬化系統904的弱部位。不論在上述橫向力測試期間是否已偵測到弱BEOL部位，一旦力920F或測試探針920的行進距離已通過線性/非線性轉變點大體在其內會發生的范圍，在誘發底下金屬化系統的龜裂之前，可中止該測試。此外，應了解，在某些示范具體實施例中，適當橫向支撐裝置，例如圖示圖7c及描述于上文的柱狀凸塊支撐裝置730，可用來減少在上述測試期間施加于柱狀凸塊903的彎曲負荷的數值，從而減少發生龜裂的可能性。
[0100]在至少一些具體實施例中，用裝在測試夾具(未圖示)上的半導體芯片902，可進行用來偵測如上述的硬柱狀凸塊的柱狀凸塊903修改慢速橫向力測試，使得金屬化系統904的平面923處于實質水平方向，如圖9a所示，以及其中，使測試探針920沿著路徑921以對于水平平面是向上彎的角度922移動。在某些具體實施例中，角度922可在約5°至45°之間，其中，所用特定角度922可取決于想要用于正被測試的特定半導體芯片902及金屬化系統904的弱BEOL部位偵測增強程度。此外，應了解，由于測試探針920在修改橫向力測試期間沿著它移動的路徑921有角度922，產生于受測柱狀凸塊903的缺口 924可具有實質不對稱的配置或外觀，從而容易辨別可用來偵測異常弱BEOL部位的斜角柱狀凸塊測試。
[0101]在其它具體實施例中，如前述，半導體芯片902可裝在測試夾具(未圖示)上，不過，其中，可旋轉該測試夾具及芯片902使得金屬化系統904的平面923與水平線有角度922，如圖9b所示。在橫向力測試期間，隨后可使測試探針920沿著實質對齊水平平面的路徑921移動，從而在接口 940誘發相對數值相同的負荷920S、920T及傾覆力矩920M，如以上在說明圖9a時所述。因此，在圖示于圖9b的斜角橫向力測試期間，在金屬化系統904中可誘發增強水平相同的局部拉伸應力908T，從而實質增強金屬化系統904中的異常弱BEOL部位的偵測。
[0102]在一些具體實施例中，如揭示于本文的柱狀凸塊/金屬化系統的慢速橫向力測試可接著繼續至少直到至少半導體芯片902中受關注的區域已偵測統計顯著及/或預定數量的柱狀凸塊903，這取決于進行測試的特定理由。例如，在某些示范具體實施例中，上述弱BEOL部位偵測測試可用來評估特定金屬化系統布局的穩健性。取決于弱部位偵測測試的結果，特定芯片布局可使用于原來的預定應用，可按需要調整該布局以便排除及/或回避設計(design around)受偵測弱部位中的一些或所有,或該特定布局可歸類于較不強健的應用及以及照原樣用于較不關鍵或要求不高的應用。
[0103]在某些其它具體實施例中，異常弱BEOL部位的測試可用來評估給定金屬化系統配置中的特定介電材料的效能，或評估用于高度縮放新裝置世代的新介電材料的相對效能。在其它的具體實施例中，弱部位測試可用作品質控制工具以預先測試備妥覆晶接合及組裝的晶粒，評估后端制造階段的工藝偏離及/或工藝漂移，或評估生產線(例如，工具及/或襯底清潔度，及其類似者)的整體健康。
[0104]由于測試探針920在測試如上述的異常弱BEOL部位期間與柱狀凸塊903接觸相對于金屬化系統904的平面923的角度922為大體向上的傾角，測試探針920的尖端920P有時在開始形成缺口 924之前可能移動或滑過柱狀凸塊903的外表面903S。因此，在本揭示內容的一些示范具體實施例中，可修改測試探針920的尖端920P使得它可抓住或挖入柱狀凸塊903的表面903S而不是如上述滑過表面903S，從而對于可能存在于金屬化系統904的弱BEOL部位可提供更有一致性以及可重復的偵測測試。圖9c至圖91描繪測試探針尖端920P的各種示范具體實施例，其可根據圖9a及圖9b的測試配置中的一或更多用來測試柱狀凸塊903，這在下文會有更詳細的描述。
[0105]圖9c的側視圖圖示示范測試探針920的尖端920P的一具體實施例，以及圖9d沿著圖9c的視線“9d-9d”繪出的測試探針920的平面圖。如圖9c及圖9d所示，測試探針920的尖端920P可具有定義夾角950A的錐形正面(tapered top surface) 950使得尖端920P形成鑿子狀楔形形狀(chisel-like wedge shape)960W。在至少一些具體實施例中，夾角950A可在約30至40°之間，然而也可使用其它角度。此外，在某些具體實施例中，可按需要調整夾角950A以便提供必要的尖端銳度，例如，使得尖端920P的楔形形狀960W抓住或挖入受測柱狀凸塊903的表面903S(參考圖9a及圖9b)而實質不移動或滑移。此外，也可基于測試探針920及柱狀凸塊903的特定材料來調整夾角950A以便最小化楔形形狀960W在重復柱狀凸塊測試期間的不當變形數量或其它損傷。
[0106]圖9e及圖9f圖示有尖端920P的測試探針920的另一示范具體實施例，尖端920P形成楔形形狀960W，其中，尖端920P也可具有錐形底面951，它與錐形正面950 —起形成夾角950A。在某些具體實施例中，夾角950A可約在30至40°之間，然而可按需要將夾角950A調整到其它特定角度以便提供必要的尖端銳度，及/或最小化楔形形狀960W在重復柱狀凸塊測試期間的不當變形數量或其它損傷，如前述。
[0107]圖9g及圖9h圖示有尖端920P的又一示范測試探針920，尖端920P實質類似于圖9e及圖9f的尖端配置，也就是，有形成楔形形狀960W的錐形頂面、底面950、951，以及其中，尖端920P也包含多個垂直定向鋸齒(vertically oriented serration)970V。如圖9f的測試探針920的平面圖所示，在至少一些具體實施例中，垂直定向鋸齒970V可延伸越過楔形形狀960W的全寬。在其它具體實施例中(未圖示)，鋸齒970V可實質居中地位于尖端920P上以及楔形形狀960W的無鋸齒狀部分在兩側附近，反之亦然，其中，鋸齒970集中于有無鋸齒狀中央部分的尖端920P的兩側附近。此外，如同形成楔形形狀970W的頂面、底面950的夾角950A，可按需要調整垂直定向鋸齒970V的尺寸及形狀以便減少尖端920P在與受測柱狀凸塊903的側面903S初始接觸期間可能滑移的可能性，例如，使得尖端920P可更加牢牢地接合或扣住(grip)柱狀凸塊903，同時也實質減少變形及/或損傷鋸齒970V的可能性。
[0108]圖9i及圖9j圖示有尖端920P的測試探針920的又一示范配置，尖端920P可用來實質減少測試探針920在尖端920P初始接合各個受測柱狀凸塊903的表面903S時無法滑移的可能性。在一些具體實施例中，該尖端可具有有夾角950A的上、下錐面950，如以上在說明圖9c至圖9f時所述。不過,如圖9i及圖9j的示范具體實施例所示,尖端920P可具有含有多個實質水平定向鋸齒970H的實質截頭或平坦表面960F。此外，在某些具體實施例中，測試探針920的尖端920P也可具有有夾角952A的錐形側面952，如圖9j所示。取決于與特別弱BEOL部位測試(例如，柱狀凸塊材料、測試探針材料、金屬化系統配置及其類似者)的參數，夾角952A可在約20至40°之間，然而應了解，也可使用其它角度，如以上在說明夾角950A時所述。也應了解,先前被揭示的上述具體實施例中的任一具體實施例,例如圖示于圖9c至圖9g的具體實施例，同樣可具有錐形側面951,如圖9j所示。也如前述,基于不同柱狀凸塊參數及測試要求，可按需要調整夾角950A、952A與水平定向鋸齒970H的數目及尺寸。
[0109]圖9k及圖91圖示測試探針920的另一示范具體實施例,其中，測試探針920的尖端920P可具有實質平坦表面960F。在某些具體實施例中，實質平坦表面960F在垂直及水平方向都可呈鋸齒狀，使得尖端920P由有實質棱錐形的多個齒部970T構成，以及適合抓住或挖入受測柱狀凸塊903的表面903S(參考圖9a及圖9b)，而不是滑動越過表面903S，如上述。此外，也應了解，例如，在圖9i及圖9j及以上所述的示范具體實施例的截頭或平坦表面960F上，也可使用圖示于圖9k及圖91的雙鋸齒/錐狀齒部配置。
[0110]由于上述說明，本揭示內容提供各種方法及系統，其可用來測試及評估BEOL金屬化系統的金屬化層及形成于其上方的柱狀凸塊。
[0111]以上所揭示的特定具體實施例均僅供圖解說明，因為熟諳此藝者在受益于本文的教導后顯然可以不同但等價的方式來修改及實施本發明。例如，可用不同的順序完成以上所提出的工藝步驟。此外，除非在以下權利要求書有提及，不希望本發明受限于本文所示的構造或設計的細節。因此，顯然可改變或修改以上所揭示的特定具體實施例而所有此類變體都被認為仍然是在本發明的范疇與精神內。因此，本文提出權利要求書尋求保護。
【權利要求】
1.一種方法，其包含下列步驟: 在形成于一半導體芯片的一金屬化系統上方的柱狀凸塊上進行一橫向力測試，該橫向力測試包括:使該柱狀凸塊的一側面與一測試探針接觸同時使該測試探針沿著與該金屬化系統的一平面有一實質非零角度的一路徑以小于約I微米/秒的實質恒定速度移動，其中，該實質非零角度經建立成使該測試探針實質移動離開該金屬化系統，以及在該橫向力測試期間由該測試探針施加于該柱狀凸塊上的一力包含遠離該金屬化系統及在其上誘發一拉伸負荷的一分量；以及 測定該柱狀凸塊與該金屬化系統間在該橫向力測試期間的一行為相互作用。
2.根據權利要求1所述的方法，其進一步包括:使該金屬化系統的該平面在該橫向力測試期間與一水平平面有一實質非零角度。
3.根據權利要求1所述的方法，其進一步包括:使該測試探針以小于約0.1微米/秒的一實質恒定速度移動。
4.根據權利要求1所述的方法，其中，測定該柱狀凸塊與該金屬化系統間的該行為相互作用的步驟包括: 測量該測試探針施加于該柱狀凸塊上的一力以及該測試探針在該橫向力測試期間的一行進距離；以及 由測得的該力及該行進距離產生一力/距離反應曲線。
5.根據權利要求1所述的方法，其進一步包括:產生一比較行為相互作用曲線，以及比較該柱狀凸塊與該金屬化系統間的該行為相互作用和該比較行為相互作用曲線。
6.根據權利要求5所述的方法，其中，比較該柱狀凸塊與該金屬化系統間的該行為相互作用和該比較行為相互作用曲線的步驟包括:測定構成該金屬化系統的至少一材料的材料強度。
7.根據權利要求5所述的方法，其中，產生該比較行為相互作用曲線的步驟包括: 在形成于第一半導體芯片的第一金屬化系統上方的多個第一柱狀凸塊中的每一者上進行第一橫向力測試，其中，進行所述第一橫向力測試中的每一者的步驟包括:使所述多個第一柱狀凸塊中的一者的一側面與一第一測試探針接觸同時使該第一測試探針以小于約I微米/秒的第一實質恒定速度移動； 測量該第一測試探針各自施加于所述多個第一柱狀凸塊中的一者上的一力以及在各個第一橫向力測試期間的一行進距離；以及 用各自來自所述第一橫向力測試中的一者的該力及該距離的測得數據來產生該比較行為相互作用曲線。
8.根據權利要求7所述的方法，其 中，使該第一測試探針移動的步驟包括:使該第一測試探針在各個第一橫向力測試期間沿著實質平行于該第一金屬化系統的一平面的一路徑移動。
9.根據權利要求1所述的方法，其中，該金屬化系統包含多個金屬化層，以及其中，所述金屬化層中的至少一金屬化層包含低k介電材料與超低k介電材料中的一者。
10.根據權利要求1所述的方法，其中，進行該橫向力測試的步驟包括:用包含一測試探針尖端的一測試探針接觸該柱狀凸塊的一表面，該測試探針尖端適合在該橫向力測試期間扣住該柱狀凸塊的該表面。
11.根據權利要求10所述的方法，其中，進行該橫向力測試的步驟包括:使該柱狀凸塊的該表面與包含一楔形測試探針尖端的一測試探針接觸。
12.根據權利要求10所述的方法，其中，進行該橫向力測試的步驟包括:使該柱狀凸塊的該表面與包含一鋸齒狀測試探針尖端的一測試探針接觸。
13.根據權利要求1所述的方法，其進一步包括:在該橫向力測試期間，在該柱狀凸塊中形成一形狀不對稱缺口。
14.一種方法，其包含下列步驟: 在形成于第一半導體芯片的第一金屬化系統上方的第一柱狀凸塊上進行第一橫向力測試，該第一橫向力測試包括:使該第一柱狀凸塊與第一測試探針接觸同時使該第一測試探針沿著與該金屬化系統的一平面有一實質非零角度的一路徑以小于約0.1微米/秒的一實質恒定速度移動，其中，該實質非零角度經建立成使該測試探針實質移動離開該金屬化系統，以及在該第一橫向力測試期間由該測試探針施加于該第一柱狀凸塊上的一力包含遠離該金屬化系統及在其上誘發一拉伸負荷的一分量； 測定該第一柱狀凸塊與該第一金屬化系統間在該第一橫向力測試期間的第一行為相互作用； 產生一比較行為相互作用曲線，其描繪第二半導體芯片的第二金屬化系統與形成其上方的多個第二柱狀凸塊間的行為相互作用；以及 比較該第一行為相互作用與該比較行為相互作用曲線。
15.根據權利要求14所述的方法，其中，測定該第一柱狀凸塊與該第一金屬化系統間的該第一行為相互作用的步驟包括:測量該第一測試探針施加于該第一柱狀凸塊上的該力，以及該第一測試探針在該第一橫向力測試期間的一行進距離，以及由所述測得的力及行進距離產生第一力/距離反應曲線。
16.根據權利要求14所述的方法，其中，該比較行為相互作用曲線包含在第二測試探針接觸所述多個第二柱狀凸塊中的一者之后立即發生的第一曲線部分以及在該第一曲線部分之后立即發生的第二曲線部分，該第一曲線部分說明一實質非線性力/距離關系以及該第二曲線部分說明一實質線性力/距離關系。
17.根據權利要求14所述的方法，其進一步包括:在形成于該第一金屬化系統上方的至少一額外柱狀凸塊上進行第二橫向力測試，測定該至少一額外柱狀凸塊與該第一金屬化系統間在該第二橫向力測試期間的第二行為相互作用，以及比較該第二行為相互作用與該比較行為相互作用曲線。
18.一種裝置，其包含: 形成于一半導體芯片的一金屬化系統上方的多個柱狀凸塊；以及 形成于所述多個柱狀凸塊中的每一者的一側面中的至少一缺口，其中，該至少一缺口為形狀實質不對稱的缺口。
19.根據權利要求18所述的裝置，其中，該金屬化系統包含多個金屬化層，以及其中，所述金屬化層中的至少一金屬化層包含低k介電材料與超低k介電材料中的一者。
20.根據權利要求18所述的裝置，其中，所述多個柱狀凸塊中的至少一柱狀凸塊包含銅。
【文檔編號】G01N3/00GK103575589SQ201310322275
【公開日】2014年2月12日 申請日期:2013年7月29日 優先權日:2012年7月27日
【發明者】V·W·瑞安, H·蓋斯勒, D·布羅伊爾 申請人:格羅方德半導體公司