專利名稱：數字類電子表芯片測試儀的制作方法
技術領域：
本發明涉及芯片測試領域，具體涉及數字類電子表芯片測試儀。
背景技術：
隨著數字集成電路(芯片)的應用日趨廣泛和國家對半導體行業發展支持，國內 CMOS數字集成電路設計能力得到了長足的發展，產業規模也達到了空前的繁榮。然而國 內從事集成電路后序加工的企業無論從規模還是從數量上說都相對落后，所用測試儀也大 部分是從外引進，這些測試儀價格昂貴，操作復雜，在一定程度上增加了集成電路的生產成 本。
如今，隨著晶圓流片工藝和技術的不斷提高，單顆芯片的面積越來越小，集成復雜 度越來越高,在后序的測試加工過程中對測試儀的要求也越來越高,從而迫使企業必須不 斷引進更高檔的測試儀來滿足生產需要。同時，相對低端的數字消費類產品因其產量大、功 能簡單也占據了集成電路產品的較大一部分市場，若采用的進口測試儀進行生產，勢必增 加生產成本，一定程度上降低了企業的競爭力。因此，開發出針對此類低端數字芯片測試 儀，是降低生產成本的方法之一。
目前，在低端的數字消費類產品中，數字類電子表所采用的芯片即為低端芯片，而 現有技術尚未提供針對數字類電子表芯片的測試儀。發明內容
本發明的目的在于提供一種數字類電子表芯片測試儀，旨在解決現有技術尚未提 供針對數字類電子表芯片的測試儀的問題。
本發明采用以下技術方案
一種數字類電子表芯片測試儀，包括
探針臺；
探針卡；
主控芯片；
測試晶圓芯片的管腳上的保護二極管是否完好的OS參數測試電路，所述OS參數 測試電路的測試端接所述探針卡、受控端接所述主控芯片的OS參數測試控制端、輸出端接 所述主控芯片的OS參數測試端；
測試晶圓芯片在上電且有時鐘的情況下工作時的功耗的IDD參數測試電路，所述 IDD參數測試電路的測試端接所述探針卡、輸出端接所述主控芯片的IDD參數測試端；
測試晶圓芯片的工作頻率的頻率參數測試電路，所述頻率參數測試電路的測試端 接所述探針卡、受控端接所述主控芯片的頻率參數測試控制端、輸出端接所述主控芯片的 頻率參數測試端；
測試晶圓芯片的邏輯功能的邏輯功能測試電路，所述邏輯功能測試電路的測試端 接所述探針卡、輸出端接所述主控芯片的邏輯功能測試端；
顯示所測試的晶圓芯片的參數信息的顯示電路，所述顯示電路接所述主控芯片的 顯示輸出端；
輸入控制信號的按鍵輸入電路，所述按鍵輸入電路接所述主控芯片的按鍵輸入 端;
將所述主控芯片的控制信號傳輸至所述探針臺的TTL接口電路，所述TTL接口電 路接所述主控芯片的探針臺控制端。
本發明提供的數字類電子表芯片測試儀，其電路結構簡單，且具備OS參數測試、 IDD參數測試、頻率參數測試、邏輯功能測試等數字類電子表芯片所需的測試功能，因此在 保證測試要求的同時降低了數字類電子表芯片的測試成本以及生產成本。
圖1為本發明實施例提供的數字類電子表芯片測試儀的電路原理框圖2為本發明實施例提供的數字類電子表芯片測試儀的OS參數測試電路的電路 原理圖3為本發明實施例提供的數字類電子表芯片測試儀的IDD參數測試電路的電路 原理圖4為本發明實施例提供的數字類電子表芯片測試儀的頻率參數測試電路的電 路原理圖5為本發明實施例提供的數字類電子表芯片測試儀的邏輯功能測試電路的電 路原理圖6為本發明實施例提供的數字類電子表芯片測試儀的顯示電路的電路原理圖7為本發明實施例提供的數字類電子表芯片測試儀的按鍵輸入電路的電路原 理圖8為本發明實施例提供的數字類電子表芯片測試儀的TTL接口電路的電路原理 圖9為本發明實施例提供的數字類電子表芯片測試儀的RS-232接口電路的電路 原理圖10未本發明實施例提供的數字類電子表測試儀所采用的ATmegal28單片機示 意圖。
具體實施方式
為使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及具體實施例 對本發明作進一步詳細說明。應當理解，此處所描述的具體實施例僅用于解釋本發明，并不 用于限制本發明。
參照圖1，本發明實施例提供的數字類電子表芯片測試儀的電路原理框圖。
一種數字類電子表芯片測試儀，包括
探針臺I ;
探針卡2 ；
主控芯片3 ；
測試晶圓芯片的管腳上的保護二極管是否完好的OS參數測試電路41，OS參數測試電路41的測試端接探針卡2、受控端接主控芯片3的OS參數測試控制端、輸出端接主控芯片3的OS參數測試端；
測試晶圓芯片在上電且有時鐘的情況下工作時的功耗的IDD參數測試電路42， IDD參數測試電路42的測試端接探針卡2、輸出端接主控芯片3的IDD參數測試端；
測試晶圓芯片的工作頻率的頻率參數測試電路43，頻率參數測試電路43的測試端接探針卡2、受控端接主控芯片3的頻率參數測試控制端、輸出端接主控芯片3的頻率參數測試端；
測試晶圓芯片的邏輯功能的邏輯功能測試電路44，邏輯功能測試電路44的測試端接探針卡2、輸出端接主控芯片3的邏輯功能測試端；
顯示所測試的晶圓芯片的參數信息的顯示電路6，顯示電路6接主控芯片3的顯示輸出端；
輸入控制信號的按鍵輸入電路7，按鍵輸入電路7接主控芯片3的按鍵輸入端；
將主控芯片3的控制信號傳輸至探針臺I的TTL接口電路8，TTL接口電路8接主控芯片3的探針臺控制端。
參照圖2，本發明實施例提供的數字類電子表芯片測試儀的OS參數測試電路的電路原理圖。
OS參數測試電路41包括
第一運算放大器U14A、第二運算放大器U14D、CD4051模擬開關U13、電阻R21、電阻R22、電阻R23、滑動電阻R24 ；
第一運算放大器U14A的同相輸入端通過電阻R22接5V電源、反相輸入端通過電阻R21接地、正電源端接5V電源、負電源端接-5V電源、輸出端通過電阻R23接其反相輸入端、輸出端通過滑動電阻R24的第一定端，滑動電阻R24的滑動端接其第一定端，第二運算放大器U14D的同相輸入端接滑動電阻R24的第二定端、輸出端接其反相輸入端以及第一運算放大器U14A的同相輸入端，⑶4051模擬開關U13的電源腳VDD接5V電源、負電壓腳VEE 接-5V電源、禁止腳INH以及數字信號接地腳VSS接地、輸入輸出腳1-5作為OS參數測試電路41的測試端接探針卡2中對應于晶圓芯片的功能引腳的端口、地址腳A-C作為OS參數測試電路41的受控端接主控芯片3的DC參數測試控制端，公共輸入輸出腳0UT/IN作為 OS參數測試電路41的輸出端接主控芯片3的OS參數測試端。
OS參數測試，即是測試·晶圓芯片的管腳上的保護二極管是否完好。晶圓芯片的管腳上的保護二極管主要作用是保護管腳不被正向或反響高壓擊穿而損壞。
OS參數測試的原理為通過向晶圓芯片的管腳上的保護二極管輸入正向電流，當測試的該晶圓芯片的管腳上的壓降為O. 7疒O. 9V，則說明存在該晶圓芯片的管腳上的保護二極管是完好的。
本實施例提供的OS參數測試電路41中，由于這里測試的通道比較少，所選擇的控制芯片的資源有限，因此選用⑶4051模擬開關U13作為通道擴展切換。具體為主控芯片3 的OS參數測試控制端接⑶4051模擬開關U13的地址端A、B、C，通過控制⑶4051模擬開關 U13的地址端A、B、C選通⑶4051模擬開關U13的輸入輸出腳1_5中的其中一個引腳，5V電源經第一運算放大器U14A以及第二運算放大器U14D從處理后形成的電流輸入⑶4051模擬開關U13的公共輸入輸出腳0UT/IN，該電流再從⑶4051模擬開關U13的輸入輸出腳1_5 中的其中一個引腳輸出至晶圓芯片的管腳上，⑶4051模擬開關U13的公共輸入輸出腳OUT/ IN輸入電流的同時即反饋電壓信號至主控芯片3的OS參數測試端。從而測試出晶圓芯片 的管腳上的保護二極管是否完好。
由于數字類電子表芯片的內部只設計正向二極管，故該OS參數測試電路只提供 對正向二極管進行測試。
參照圖3，本發明實施例提供的數字類電子表芯片測試儀的IDD參數測試電路的 電路原理圖。
IDD參數測試電路42包括第三運算放大器U15A、滑動電阻R25、電阻R26、電容 C17 ；
滑動電阻R25的定端連接于5V電源以及地之間、滑動端接第三運算放大器U15A 的同相輸入端，電阻R26連接于第三運算放大器U15A的反相輸入端以及輸出端之間，電容 C17連接于第三運算放大器U15A的反相輸入端以及輸出端之間，第三運算放大器U15A的同 相輸入端作為IDD參數測試電路42的測試端接探針卡2中對應于晶圓芯片的電源引腳的 端口、輸出端作為IDD參數測試電路42輸出端接主控芯片3的IDD參數測試端。
IDD測試，即是測試晶圓芯片在上電且有時鐘情況下工作時的功耗，由于測試晶圓 芯片在上電且有時鐘情況下的電壓恒定，所以只要能測量出電流IDD大小就可計算出功耗 值。
IDD測試的原理為在晶圓芯片的電源引腳加電壓后，測試其電路中通過的電流。
本實施例提供的IDD參數測試電路42中，電阻R26為采樣電阻，調節滑動變阻R25 的滑動端使其電壓為晶圓芯片VCC端的電壓1. 5V，通過采樣電阻R26兩端的電壓Vk26，通過 公式I=VK26/R26即可計算出晶圓芯片電路中通過的電流。再根據該晶圓芯片的工作電壓與 該計算出的電流從而計算出晶圓芯片的功耗。
參照圖4，本發明實施例提供的數字類電子表芯片測試儀的頻率參數測試電路的 電路原理圖。
頻率參數測試電路43包括第一比較器U18B、第二比較器U17D、第三比較器U16C、 第一繼電器RL3、第二繼電器RL5、第三繼電器RL4、滑動電阻R27、電阻R28、電阻R29、電阻 R30、電阻R31、PNP型三極管Q3 ；
滑動電阻R27的定端連接于5V電源與地之間，PNP型三極管Q3的發射極通過電阻 R31接5V電源、集電極接地、基極作為頻率參數測試電路43的受控端接主控芯片3的AC參 數測試控制端，第一比較器U18B、第二比較器U17D、第三比較器U16C的反相輸入端均接滑 動電阻R27的滑動端、輸出端均接5V電源，第一比較器U18B、第二比較器U17D、第三比較器 U16C的輸出端共同作為頻率參數測試電路43的輸出端接主控芯片3的頻率參數測試端，第 一繼電器RL3、第二繼電器RL5、第三繼電器RL4的控制線圈的兩端均連接于PNP型三極管 Q3的發射極與5V電源之間,第一繼電器RL3、第二繼電器RL5、第三繼電器RL4的開關的第 一端分別接第一比較器U18B、第二比較器U17D、第三比較器U16C的同相輸入端,第一繼電 器RL3、第二繼電器RL5、第三繼電器RL4的開關的第二端共同作為頻率參數測試電路43的 測試端接探針卡2中對應晶圓芯片的功能引腳的端口。
頻率參數測試，即是測試晶圓芯片的工作頻率。
頻率參數測試的原理為用一段小的標準時間來量取大的待測時鐘的周期，進而 計算出頻率。
本實施例提供的頻率參數測試電路51中，共需要測試三個頻率值F1K、DIS、IND， 第一繼電器RL3、第二繼電器RL5、第三繼電器RL4的3端分別接探針卡2對應于晶圓芯片 的三個所要測試的頻率管腳。比較電平設置的是+0. 75V通過調節滑動電阻R27獲得，由于 晶圓芯片實際的時鐘波形是正弦波，為了便于實際測量，這里采用用第一比較器U18B、第二 比較器U17D、第三比較器U16C、將晶圓芯片的正弦波整形成方波，再進行測量。第一比較器 U18B、第二比較器U17D、第三比較器U16C將整形后的波形傳輸至控制芯片3，在控制芯片3 內部用定時器中斷來完成頻率的測量，再計算轉化成實際需要的結果。
采用該頻率參數測試電路可測量100K以下的頻率，可滿足數字類電子表芯片的 頻率測試。
參照圖5，本發明實施例提供的數字類電子表芯片測試儀的邏輯功能測試電路的 電路原理圖。
邏輯功能測試電路44包括
E818AHF功能測試芯片U23 ；
E818AHF功能測試芯片U23的功能邏輯輸入腳DATA、使能腳EN、采樣邏輯輸出腳 QA、采樣邏輯輸出腳QB共同作為邏輯功能測試電路44的輸出端分別接主控芯片3的功能 邏輯輸出腳、使能輸出腳、采樣邏輯輸入腳，E818AHF功能測試芯片U23的功能邏輯輸出腳 D0UT、采樣邏輯輸入腳VINP共同作為邏輯功能測試電路44的測試端接探針卡2中對應于 晶圓芯片的功能引腳的端口。
邏輯功能測試，主要采用激勵向量測試的方法實現。激勵向量測試，即為一串連續 的“O”和“I”組成的數字序列。在測試晶圓芯片之前，通過對測試要求和芯片功能的分析， 利用向量編程器編寫好測試所需的激勵向量，定義好向量的時序要求，并將其下載到測試 儀的存儲器中，然后啟動測試系統的控制模塊。控制模塊按照事先寫好測試程序語句，按順 序將測試向量從存儲器中讀出并送到向量調制模塊。向量調制模塊對向量序列進行波形調 制電壓調制，最后送出與待測晶圓芯片工作電壓匹配的波形序列。同時測試系統還監測待 測晶圓芯片的輸出波形，通過向量調制模塊將其轉換成與測試系統工作電平匹配的數字信 號，測試儀將回送數字信號與預先設定的向量進行比較，并將比較結果送給控制模塊進行 處理。
該邏輯功能測試電路52中即為采用該原理進行邏輯功能測試，采用專用的 E818AHF功能測試芯片U23來進行測試。
主控制芯片3從功能邏輯輸出腳輸出測試信號至E818AHF功能測試芯片U23的 功能邏輯輸入腳DATA，主控制芯片3的使能輸出腳輸出使能信號使E818AHF功能測試芯片 U23進入工作并接收主控制芯片3輸出的測試信號，該測試信號經過E818AHF功能測試芯片 U23處理后從功能邏輯輸出腳DOUT輸出至晶圓芯片，晶圓芯片輸入該測試信號之后將輸出 波形，至E818AHF功能測試芯片U23的采樣邏輯輸入腳VINP，該波形經過E818AHF功能測試 芯片U23處理后從采樣邏輯輸出腳QA、采樣邏輯輸出腳QB輸出至主控制芯片3。主控制芯 片3預先存儲的正確邏輯功能進行比較，判斷測試結果是否正確。
對于數字類電子表的晶圓芯片的邏輯功能測試中，共需要連接4組以上的邏輯輸入腳DATA、使能腳EN、采樣邏輯輸出腳QA、采樣邏輯輸出腳QB、功能邏輯輸出腳D0UT、采樣 邏輯輸入腳VINP。
參照圖6，本發明實施例提供的數字類電子表芯片測試儀的顯示電路的電路原理 圖。
顯示電路6包括LCM3310液晶屏J1、電容Cl ；
LCM3310液晶屏Jl的接主控芯片3的顯示輸出端，LCM3310液晶屏Jl的接地腳 GND接地、VIXD腳通過電容Cl接地。
顯示電路主要用來顯示測試過程中的數據。LCM3310液晶屏Jl為單色帶背光點陣 液晶屏幕，可顯示48*84和像素點。這里主要用來顯示測試的晶圓芯片的型號及實際的測 試參數分BIN及百分率。
LCM3310與CPU的連接采用SPI協議連接方式。
參照圖7，本發明實施例提供的數字類電子表芯片測試儀的按鍵輸入電路的電路 原理圖。
按鍵輸入電路7包括
第一按鍵SW6、第二按鍵SW7、第三按鍵SW8、第四按鍵SW9、第五按鍵SW10、電阻 R6、電阻R7、電阻R8、電阻R9、電阻RlO ；
第一按鍵SW6、第二按鍵SW7、第三按鍵SW8、第四按鍵SW9、第五按鍵SWlO的第一 端分別通過電阻R6、電阻R7、電阻R8、電阻R9、電阻RlO接5V電源，第一按鍵SW6、第二按 鍵SW7、第三按鍵SW8、第四按鍵SW9、第五按鍵SWlO的第二端共同接主控芯片3的按鍵輸入端。
該按鍵輸入電路7依次提供如下5個功能按鍵START、STOP、SINGLE、STROBE、 READ ;主要用來實現實際測試生產過程中測試調試及控制。
參照圖8，本發明實施例提供的數字類電子表芯片測試儀的TTL接口電路的電路 原理圖。
TTL接口電路8包括
TTL接口 J3、NPN型三極管Ql、NPN型三極管Q2、第一 TLP521-1光電耦合器U7A、 第二 TLP521-1光電耦合器U7B、電阻R15、電阻R16、電阻R17、電阻R18、電阻R19、電阻R20、 極性電容C15、極性電容C16 ；
TTL接口 J3的3腳和4腳接NPN型三極管Ql的基極、17腳和18腳接NPN型三 極管Q2的基極，NPN型三極管Ql的集電極接5V電源、發射極通過電阻R15接地，極性電容 C15的正極接NPN型三極管Ql的發射極、負極接地，第一 TLP521-1光電耦合器U7A的I腳 通過電阻R17接NPN型三極管Ql的發射極、2腳接地、3腳通過電阻R19接地、4腳接5V電 源，NPN型三極管Q2的集電極接5V電源、發射極通過電阻R16接地，極性電容C16的正極接 NPN型三極管Q2的發射極、負極接地，第二 TLP521-2光電耦合器U7B的I腳通過電阻R18 接NPN型三極管Q2的發射極、2腳接地、3腳通過電阻R20接地、4腳接5V電源，TTL接口 J3 的的7腳和8腳、11腳和12腳以及第一 TLP521-1光電耦合器U7A的3腳、第二 TLP521-2 光電耦合器U7B的3腳接主控芯片3的探針臺I控制端。
參照圖9，本發明實施例提供的數字類電子表芯片測試儀的RS-232接口電路的電 路原理圖。
本發明實施例所提供的數字類電子表芯片測試儀，還包括連接PC機的RS-232接 口 電路 9 ；RS-232 接 口 電路 9 包括MAX232 芯片 U5、RS232 接口 Pl ；MAX232 芯片 U5 的 T2in 腳以及R2out腳分別接RS232接口 Pl的3腳以及2腳、T2out腳以及R2in腳接控制芯片3 的PC通信端。
參照圖10，本發明實施例中，控制芯片3采用ATmegal28單片機。
綜上，本發明提供的數字類電子表芯片測試儀，其電路結構簡單，且具備OS參數 測試、IDD參數測試、頻率參數測試、邏輯功能測試等數字類電子表芯片所需的測試功能，因 此在保證測試要求的同時降低了數字類電子表芯片的測試成本以及生產成本。
以上僅為本發明優選實施例，并不用于限制本發明，凡在本發明的原理之內所作 的任何修改、等同替換和改進等，均應包含在本發明保護的范圍之內。
權利要求
1.一種數字類電子表芯片測試儀，其特征在于，包括探針臺(I);探針卡(2)；主控芯片(3);測試晶圓芯片的管腳上的保護二極管是否完好的OS參數測試電路(41)，所述OS參數測試電路(41)的測試端接所述探針卡(2)、受控端接所述主控芯片(3)的OS參數測試控制端、輸出端接所述主控芯片(3)的OS參數測試端；測試晶圓芯片在上電且有時鐘的情況下工作時的功耗的IDD參數測試電路(42)，所述 IDD參數測試電路(42 )的測試端接所述探針卡(2 )、輸出端接所述主控芯片(3 )的IDD參數測試端；測試晶圓芯片的工作頻率的頻率參數測試電路(43)，所述頻率參數測試電路(43)的測試端接所述探針卡(2)、受控端接所述主控芯片(3)的頻率參數測試控制端、輸出端接所述主控芯片(3)的頻率參數測試端；測試晶圓芯片的邏輯功能的邏輯功能測試電路(44)，所述邏輯功能測試電路(44)的測試端接所述探針卡(2)、輸出端接所述主控芯片(3)的邏輯功能測試端；顯示所測試的晶圓芯片的參數信息的顯示電路(6)，所述顯示電路(6)接所述主控芯片(3)的顯示輸出端；輸入控制信號的按鍵輸入電路(7 )，所述按鍵輸入電路(7 )接所述主控芯片(3 )的按鍵輸入端；將所述主控芯片(3 )的控制信號傳輸至所述探針臺(I)的TTL接口電路(8 )，所述TTL 接口電路(8 )接所述主控芯片(3 )的探針臺控制端。
2.如權利要求1所述的數字類電子表芯片測試儀，其特征在于，所述OS參數測試電路(41)包括第一運算放大器U14A、第二運算放大器U14D、⑶4051模擬開關U13、電阻R21、電阻 R22、電阻R23、滑動電阻R24 ；所述第一運算放大器U14A的同相輸入端通過所述電阻R22接5V電源、反相輸入端通過所述電阻R21接地、正電源端接5V電源、負電源端接-5V電源、輸出端通過所述電阻R23 接其反相輸入端、輸出端通過所述滑動電阻R24的第一定端，所述滑動電阻R24的滑動端接其第一定端，所述第二運算放大器U14D的同相輸入端接所述滑動電阻R24的第二定端、輸出端接其反相輸入端以及所述第一運算放大器U14A的同相輸入端；所述⑶4051模擬開關Ul3的電源腳VDD接5V電源、負電壓腳VEE接-5V電源、禁止腳 INH以及數字信號接地腳VSS接地、輸入輸出腳1-5作為所述OS參數測試電路(41)的測試端接所述探針卡(2)中對應于晶圓芯片的功能引腳的端口、地址腳A-C作為所述OS參數測試電路(41)的受控端接所述主控芯片(3)的DC參數測試控制端，公共輸入輸出腳0UT/IN 作為所述OS參數測試電路(41)的輸出端接所述主控芯片(3)的OS參數測試端。
3.如權利要求1所述的數字類電子表芯片測試儀，其特征在于，所述IDD參數測試電路(42)包括第三運算放大器U15A、滑動電阻R25、電阻R26、電容C17；所述滑動電阻R25的定端連接于5V電源以及地之間、滑動端接所述第三運算放大器U15A的同相輸入端，所述電阻R26連接于所述第三運算放大器U15A的反相輸入端以及輸出端之間，所述電容C17連接于所述第三運算放大器U15A的反相輸入端以及輸出端之間，所述第三運算放大器U15A的同相輸入端作為所述IDD參數測試電路(42)的測試端接所述探針卡(2)中對應于晶圓芯片的電源引腳的端口、輸出端作為所述IDD參數測試電路(42)輸出端接所述主控芯片(3)的IDD參數測試端。
4.如權利要求1所述的數字類電子表芯片測試儀，其特征在于，所述頻率參數測試電路(43)包括第一比較器U18B、第二比較器U17D、第三比較器U16C、第一繼電器RL3、第二繼電器RL5、第三繼電器RL4、滑動電阻R27、電阻R28、電阻R29、電阻R30、電阻R31、PNP型三極管Q3 ；所述滑動電阻R27的定端連接于5V電源與地之間，所述PNP型三極管Q3的發射極通過所述電阻R31接5V電源、集電極接地、基極作為所述頻率參數測試電路(43)的受控端接所述主控芯片(3)的AC參數測試控制端，所述第一比較器U18B、第二比較器U17D、第三比較器U16C的反相輸入端均接所述滑動電阻R27的滑動端、輸出端均接5V電源，所述第一比較器U18B、第二比較器U17D、第三比較器U16C的輸出端共同作為所述頻率參數測試電路(43)的輸出端接所述主控芯片(3)的頻率參數測試端，所述第一繼電器RL3、第二繼電器RL5、第三繼電器RL4的控制線圈的兩端均連接于所述PNP型三極管Q3的發射極與5V電源之間、開關的第一端分別接所述第一比較器U18B、第二比較器U17D、第三比較器U16C的同相輸入端，開關的第二端共同作為所述頻率參數測試電路(43)的測試端接所述探針卡(2)中對應晶圓芯片的功能引腳的端口。
5.如權利要求1所述的數字類電子表芯片測試儀，其特征在于，所述邏輯功能測試電路(44)包括E818AHF功能測試芯片U23 ；所述E818AHF功能測試芯片U23的功能邏輯輸入腳DATA、使能腳EN、采樣邏輯輸出腳 QA、采樣邏輯輸出腳QB共同作為所述邏輯功能測試電路(44)的輸出端分別接所述主控芯片(3)的功能邏輯輸出腳、使能輸出腳、采樣邏輯輸入腳，所述E818AHF功能測試芯片U23的功能邏輯輸出腳D0UT、采樣邏輯輸入腳VINP共同作為所述邏輯功能測試電路(44)的測試端接所述探針卡(2)中對應于晶圓芯片的功能引腳的端口。
6.如權利要求1所述的數字類電子表芯片測試儀，其特征在于，所述顯示電路(6)包括 LCM3310液晶屏J1、電容Cl ；所述LCM3310液晶屏Jl的接所述主控芯片(3)的顯示輸出端，所述LCM3310液晶屏Jl的接地腳GND接地、VIXD腳通過所述電容Cl接地。
7.如權利要求1所述的數字類電子表芯片測試儀，其特征在于，所述按鍵輸入電路(7) 包括第一按鍵SW6、第二按鍵SW7、第三按鍵SW8、第四按鍵SW9、第五按鍵SW10、電阻R6、電阻R7、電阻R8、電阻R9、電阻RlO ；所述第一按鍵SW6、第二按鍵SW7、第三按鍵SW8、第四按鍵SW9、第五按鍵SWlO的第一端分別通過所述電阻R6、電阻R7、電阻R8、電阻R9、電阻RlO接5V電源，所述第一按鍵SW6、第二按鍵SW7、第三按鍵SW8、第四按鍵SW9、第五按鍵SWlO的第二端共同接所述主控芯片(3)的按鍵輸入端。
8.如權利要求1所述的數字類電子表芯片測試儀，其特征在于，所述TTL接口電路(8) 包括TTL接口 J3、NPN型三極管Ql、NPN型三極管Q2、第一 TLP521-1光電耦合器U7A、第二 TLP521-1光電耦合器U7B、電阻R15、電阻R16、電阻R17、電阻R18、電阻R19、電阻R20、極性電容C15、極性電容C16 ；所述TTL接口 J3的3腳和4腳接所述NPN型三極管Ql的基極、17腳和18腳接所述 NPN型三極管Q2的基極，所述NPN型三極管Ql的集電極接5V電源、發射極通過所述電阻R15接地，所述極性電容C15的正極接所述NPN型三極管Ql的發射極、負極接地，所述第一 TLP521-1光電耦合器U7A的I腳通過所述電阻R17接所述NPN型三極管Ql 的發射極、2腳接地、3腳通過所述電阻R19接地、4腳接5V電源，所述NPN型三極管Q2的集電極接5V電源、發射極通過所述電阻R16接地，所述極性電容C16的正極接所述NPN型三極管Q2的發射極、負極接地，所述第二 TLP521-2光電耦合器U7B的I腳通過所述電阻R18接所述NPN型三極管Q2 的發射極、2腳接地、3腳通過所述電阻R20接地、4腳接5V電源，所述TTL接口 J3的的7腳和8腳、11腳和12腳以及所述第一 TLP521-1光電耦合器 U7A的3腳、所述第二 TLP521-2光電耦合器U7B的3腳接所述主控芯片(3)的探針臺(I) 控制端。
9.如權利要求1所述的數字類電子表芯片測試儀，其特征在于，還包括連接PC機(5)的RS-232接口電路(9)；所述RS-232接口電路(9)包括MAX232芯片U5、RS232接口 Pl ；所述MAX232芯片U5的T2in腳以及R2out腳分別接所述RS232接口 Pl的3腳以及2 腳、T2out腳以及R2in腳接控制芯片(3)的PC通信端。
10.如權利要求1-9所述的數字類電子表芯片測試儀，其特征在于，所述控制芯片(3) 采用ATmegal28單片機。
全文摘要
本發明涉及芯片測試領域，具體涉及數字類電子表芯片測試儀。數字類電子表芯片測試儀，包括探針臺，探針卡，主控芯片，測試晶圓芯片的管腳上的保護二極管是否完好的參數測試電路，測試晶圓芯片在上電且有時鐘的情況下工作時的功耗的IDD參數測試電路，測試晶圓芯片的工作頻率的頻率參數測試電路，測試晶圓芯片的邏輯功能的邏輯功能測試電路，將主控芯片的控制信號傳輸至探針臺的TTL接口電路。該數字類電子表芯片測試儀，其電路結構簡單，具備OS參數測試、IDD參數測試、頻率參數測試、邏輯功能測試等數字類電子表芯片所需的測試功能，在保證測試要求的同時降低數字類電子表芯片的測試成本以及生產成本。
文檔編號G01R31/317GK103064012SQ20121059369
公開日2013年4月24日 申請日期2012年12月31日 優先權日2012年12月31日
發明者方盼 申請人:深圳安博電子有限公司