專利名稱：一種精密測距監測單元電路及功能的實現方法
技術領域：
本發明涉及一種飛機著陸用測距設備，特別涉及一種精密測距監測單元電路及實現方法。
背景技術：
精密測距就是在常規測距的基礎上引入精密模式，從而進一步提高測距精度。機載設備和地面信標機的通訊信號是偽高斯波形脈沖對，其第一個脈沖上升沿的多徑反射容易造成失真，導致在使用50%半幅探測時，地面信標機和機載設備在檢測脈沖的到達時間時產生誤差。這種誤差在著陸的最后階段對飛機的影響非常大。因此，精密測距設備的脈沖有一個非常陡峭的上升沿，5% 30%之間部分上升時間為(250±50) ns，該段是直線形狀。目前已有的精密測距設備，主要為仿制意大利的，由于軟件沒有被破譯以及電路器件的落后導致在生產中調試設備困難，增加調機時間，延長了生產周期，并且不利于故障的排除，因此，有必要研制我們自己的精密測距設備。
發明內容
鑒于現有測距設備存在的不足，本發明提供了一種精密測距監測單元電路及實現方法，實現以下目的1、增加精密模 式下各項指標參數的測量并能夠和常規模式兼容，精密/常規模式應答延時(測量精度為±20ns)、精密/常規模式應答效率(±2%)、應答編碼間隔(±20ns)、部分上升時間(土 10ns)、上升沿時間(土 10ns)、峰值功率輸出(±0. 5dB)、發射速率(±20pps)、識別信號(當碼群延時大于9s或75s內無摩爾斯碼，告警)等參數。2、具備系統參數的測試能力，設置詢問脈沖數、設置詢問脈沖間隔、設置回波抑制、接收機帶寬測試、鄰波道抑制測試、過載抑制測試、遠距回波抑制測試、近距回波抑制測試、接收機靈敏度測試、譯碼電路鑒別力測試、譯碼電路性能測試等。本發明為實現以上目的，所采用的技術方案是一種精密測距監測單元電路，其特征在于包括軌至軌單端變差分電路、AD模數轉換電路、FPGA電路、ARM電路、DA數模轉換電路、RS232串口電路，所述FPGA電路分別與DA數模轉換電路、ARM電路、AD模數轉換電路連接，所述DA數模轉換電路通過軌至軌單端變差分電路與AD模數轉換電路連接，所述ARM電路與RS232串口電路連接。一種精密測距監測單元電路功能的實現方法，其特征在于實現方法如下
FPGA和ARM整體實現方法
上電后，FPGA和ARM開始初始化FPGA對AD模數轉換后的數據進行處理，生成方波信號進而測量各項參數指標，這些數據會在ARM執行外部中斷時發送過去。通過地址數據總線，FPGA能接收到ARM傳送的頻率、脈沖間隔和回波抑制等數據指標，完成詢問方波的生成。為了能夠實現單元板自檢，FPGA能夠產生待測高斯脈沖，模擬整機狀態下信號輸Λ ;ARM從RAM中讀取掉電保存的數據并初始化各管腳工作模式，然后進入while函數進行功率、帶寬、過載抑制、靈敏度、譯碼能力和近遠回波抑制等測試，在此過程中會出現外部中斷和串口中斷，分別用來讀取從FPGA傳送的數據和主控單元的協議命令，以此完成控制作用。第一、FPGA工作的具體步驟
這部分主要用于完成對AD的輸出信號進行數字處理，完成半幅探測、各項指標參數測量、待測高斯脈沖和詢問方波生成；
第一部分數據的預處理部分，這一部分包括發射(詢問)信號的延時模塊、半幅、5%、10%、30%、90%門限模塊和發射(詢問)的比較器模塊，AD采樣得到的數據最先進入這一部分，目的是生成發射(詢問)方波以及發射信號的部分上升時間和上升沿；
信號延時模塊半幅、5%、10%、30%、90%門限會因為脈沖峰值的判斷產生延時，需要將輸入的信號延時6 μ s ;
門限模塊根據脈沖的峰值，經過計算形成半幅門限、5%、10%、30%、90%門限；
比較器模塊延時后的發射(詢問)信號和半幅、5%、10%、30%、90%門限電平進入這個模塊，發射(詢問)信號和半幅門限進行比較產生發射(詢問)方波，發射信號和5%、30%門限比較生成部分上升時間，發射信號和10%、90%門限比較生成上升沿；
第二部分數據的處理部分，這一部分主要是計數器模塊，發射(詢問)方波、部分上升時間、上升沿、接收機輸出信號和識別信號等都進入這一部分，目的是測量發射速率、應答延時、應答效率、應答編碼間隔、部分上升時間、上升沿時間、接收機輸出等參數，待測量完成后通過數據總線發給ARM ;這一部分包括若干小模塊分別用來測量以上參數，主要思路是利用一個I秒的門電平，用50MHz (2MHz)的時鐘計數測量以上參數；
第三部分詢問方波生成部分，這一部分包括頻率設置模塊、脈沖間隔設置模塊、回波抑制設置模塊、數量設置模塊、同步抑制模塊、詢問方波生成模塊，ARM通過數據總線傳送生成詢問方波所需要的參數，這些數據分別輸入到頻率設置模塊、脈沖間隔設置模塊、回波抑制設置模塊、數量設置模塊；
頻率設置模塊、脈沖間隔設置模塊、回波抑制設置模塊、數量設置模塊這幾個模塊主要用于從數據總線上讀取生成詢問方波所需要的參數；
同步抑制模塊這個模塊的信號是另外一塊監測單元板產生的，在整機的兩塊監測單元板之間起到一個同步抑制的作用；
詢問方波生成模塊以上幾個模塊的信號都會進入這個模塊，根據IAFA工作模式、編碼方式等參數，會生成脈寬4μ S，脈沖間隔可調的詢問方波；
第四部分高斯脈沖生成部分，這一部分的輸出數據會送到DA數模轉換電路，從而生成高斯脈沖，主要思路是用IP核建立一個數據庫，用50MHz的時鐘順序循環地從中讀取數據。第二、ARM工作的具體步驟
第一部分、while函數這部分主要用于完成發射功率的計算和各項指標參數的調整；
1、上電后，ARM開始初始化，從RAM中讀取掉電保存的數據(包括IA/FA測距模式、編碼方式、波道頻點、衰減值)并初始化各管腳工作模式；
2、然后進行63M置頻設置，主要目的是為生成詢問方波提供置頻參數；3、接著進入while函數，while (I)會順序循環執行,依次判斷test_flag的值=0時，執行功率測試，發射功率與脈沖的峰值存在一定的關系，使用相應的算法能夠計算出發射功率；=1時，執行帶寬測試，首先會判斷應答效率，若>75，衰減值++，若〈65，衰減值一，否則當前衰減值+偏移量；以此類推，不同的test_flag,進入相應的功能測試；
執行while函數的過程中會發生外部中斷和串口中斷；
第二部分、串口中斷函數這部分主要用于完成檢測單元與主控單元之間的協議。1、while函數執行過程中，如果發生串口中斷，程序會跳轉到這里，首先判斷temp的值是否=00，如果不是，跳出中斷；如果是，進行下面的判斷；
2、然后繼續判斷temp的值,根據不同的值依次進入相應功能模塊,例如當temp=01時，這是主控單元與監測單元之間的握手協議，當監測單元收到主控協議00 01 ff時，會回復00 01 ff，以此完成兩個單元之間的握手通信。再比如temp=02，這是主控讀取監測數據的指令，當監測單元收到主控協議00 02 ff時，會回復00 02 datal data2…dataN ff，完成監測數據的傳送；有的功能模塊對test_f lag有置數操作，用來完成相應監測功能；
3、中斷函數執行完畢，跳轉回while函數；
第三部分、外部中斷函數這部分主要用于ARM從FPGA中取各項指標參數的數據；Uwhile函數執行過程中，如果發生外部中斷，程序會跳轉到這里。這個中斷是由FPGA將指標數據測量完成后發送一個高電平觸發的；
2、首先，關閉總中斷，屏蔽其他一切中斷源的中斷觸發；
3、ARM發送讀取數據指令，fetch=0；
4、根據不同的物理地址，從FPGA中讀取相應數據，包括應答延時、應答效率、應答編碼間隔、部分上升時間、發射速率等；
5、中斷函數執行完畢，清除中斷屏蔽，跳轉回while函數。本發明的特點是該監測單元能夠實現測距設備在常規和精密模式下各項技術指標的精確測量，符合各項指標參數的測量精度，具備系統參數的調試能力，能夠完成詢問脈沖數、脈沖間隔和回波抑制的設置和接收機帶寬、鄰波道抑制、接收機靈敏度等各項參數的測試并且能夠產生待測高斯脈沖，模擬整機狀態下信號輸入，實現單元自檢。
圖1為本發明電路連接框 圖2為本發明FPGA流程框 圖3為本發明while函數流程 圖4為本發明串口中斷函數流程 圖5為本發明外部中斷函數流程圖。
具體實施例方式如圖1所示，一種精密測距監測單元電路，包括軌至軌單端變差分電路、AD模數轉換電路、FPGA電路、ARM電路、DA數模轉換電路、RS232串口電路，FPGA電路分別與DA數模轉換電路、ARM電路、AD模數轉換電路連接，DA數模轉換電路通過軌至軌單端變差分電路與AD模數轉換電路連接，ARM電路與RS232串口電路連接。
工作原理
軌至軌單端變差分電路輸入信號經過LM6172射隨電路進入軌至軌單端變差分電路，由單端信號轉換為差分輸入信號。AD模數轉換電路通過AD9245高速AD對輸入信號進行采樣，將模擬信號轉換成
數字信號。FPGA (現場可編程門陣列)電路采用XiIinx的Spartan-6系列的FPGA對AD的輸出信號進行數字處理，完成半幅探測、各項指標參數測量、相關單元需要的方波信號生成和單元自檢需要的待測高斯脈沖等。ARM(嵌入式處理器)電路應用基于ARM920T核的Samsung公司生產的S3C2410完成整個單元的控制操作，包括單元板內部各個功能電路之間和單元板之間數據的傳輸等。DA數模轉換電路通過AD9752數模轉換電路將從FPGA得到的數據轉換成待測高斯脈沖，模擬整機狀態下信號輸入，實現單元板自檢。RS232串口電路MAX3232E的串口電路主要用于單元板之間協議的傳輸。如圖2、3、4、5所示，一種精密測距監測單元電路功能的實現方法如下
FPGA和ARM整體實現方法
上電后，FPGA和ARM開始初始化FPGA對AD模數轉換后的數據進行處理，生成方波信號進而測量各項參數指標，這些數據會在ARM執行外部中斷時發送過去。通過地址數據總線，FPGA能接收到ARM傳送`的頻率、脈沖間隔和回波抑制等數據指標，完成詢問方波的生成。為了能夠實現單元板自檢，FPGA能夠產生待測高斯脈沖，模擬整機狀態下信號輸入；ARM從RAM中讀取掉電保存的數據并初始化各管腳工作模式，然后進入while函數進行功率、帶寬、過載抑制、靈敏度、譯碼能力和近遠回波抑制等測試，在此過程中會出現外部中斷和串口中斷，分別用來讀取從FPGA傳送的數據和主控單元的協議命令，以此完成控制作用。第一、FPGA工作的具體步驟
這部分主要用于完成對AD的輸出信號進行數字處理，完成半幅探測、各項指標參數測量、待測高斯脈沖和詢問方波生成；
第一部分數據的預處理部分，這一部分包括發射(詢問)信號的延時模塊、半幅、5%、10%、30%、90%門限模塊和發射(詢問)的比較器模塊，AD采樣得到的數據最先進入這一部分，目的是生成發射(詢問)方波以及發射信號的部分上升時間和上升沿；
信號延時模塊半幅、5%、10%、30%、90%門限會因為脈沖峰值的判斷產生延時，需要將輸入的信號延時6 μ s ;
門限模塊根據脈沖的峰值，經過計算形成半幅門限、5%、10%、30%、90%門限；
比較器模塊延時后的發射(詢問)信號和半幅、5%、10%、30%、90%門限電平進入這個模塊，發射(詢問)信號和半幅門限進行比較產生發射(詢問)方波，發射信號和5%、30%門限比較生成部分上升時間，發射信號和10%、90%門限比較生成上升沿；
第二部分數據的處理部分，這一部分主要是計數器模塊，發射(詢問)方波、部分上升時間、上升沿、接收機輸出信號和識別信號等都進入這一部分，目的是測量發射速率、應答延時、應答效率、應答編碼間隔、部分上升時間、上升沿時間、接收機輸出等參數，待測量完成后通過數據總線發給ARM ;這一部分包括若干小模塊分別用來測量以上參數，主要思路是利用一個I秒的門電平，用50MHz (2MHz)的時鐘計數測量以上參數；
第三部分詢問方波生成部分，這一部分包括頻率設置模塊、脈沖間隔設置模塊、回波抑制設置模塊、數量設置模塊、同步抑制模塊、詢問方波生成模塊，ARM通過數據總線傳送生成詢問方波所需要的參數，這些數據分別輸入到頻率設置模塊、脈沖間隔設置模塊、回波抑制設置模塊、數量設置模塊；
頻率設置模塊、脈沖間隔設置模塊、回波抑制設置模塊、數量設置模塊這幾個模塊主要用于從數據總線上讀取生成詢問方波所需要的參數；
同步抑制模塊這個模塊的信號是另外一塊監測單元板產生的，在整機的兩塊監測單元板之間起到一個同步抑制的作用；
詢問方波生成模塊以上幾個模塊的信號都會進入這個模塊，根據IAFA工作模式、編碼方式等參數，會生成脈寬4μ S，脈沖間隔可調的詢 問方波；
第四部分高斯脈沖生成部分，這一部分的輸出數據會送到DA數模轉換電路，從而生成高斯脈沖，主要思路是用IP核建立一個數據庫，用50MHz的時鐘順序循環地從中讀取數據。第二、ARM工作的具體步驟
第一部分、while函數這部分主要用于完成發射功率的計算和各項指標參數的調整；
1、上電后，ARM開始初始化，從RAM中讀取掉電保存的數據(包括IA/FA測距模式、編碼方式、波道頻點、衰減值)并初始化各管腳工作模式；
2、然后進行63M置頻設置，主要目的是為生成詢問方波提供置頻參數；
3、接著進入while函數，while(I)會順序循環執行,依次判斷test_flag的值=0時，執行功率測試，發射功率與脈沖的峰值存在一定的關系，使用相應的算法能夠計算出發射功率；=1時，執行帶寬測試，首先會判斷應答效率，若>75，衰減值++，若〈65，衰減值一，否則當前衰減值+偏移量；以此類推，不同的test_flag,進入相應的功能測試；
執行while函數的過程中會發生外部中斷和串口中斷；
第二部分、串口中斷函數這部分主要用于完成檢測單元與主控單元之間的協議。1、while函數執行過程中，如果發生串口中斷，程序會跳轉到這里，首先判斷temp的值是否=00，如果不是，跳出中斷；如果是，進行下面的判斷；
2、然后繼續判斷temp的值,根據不同的值依次進入相應功能模塊,例如當temp=01時，這是主控單元與監測單元之間的握手協議，當監測單元收到主控協議00 01 ff時，會回復00 01 ff，以此完成兩個單元之間的握手通信。再比如temp=02，這是主控讀取監測數據的指令，當監測單元收到主控協議00 02 ff時，會回復00 02 datal data2…dataN ff，完成監測數據的傳送；有的功能模塊對test_f lag有置數操作，用來完成相應監測功能；
3、中斷函數執行完畢，跳轉回while函數；
第三部分、外部中斷函數這部分主要用于ARM從FPGA中取各項指標參數的數據；Uwhile函數執行過程中，如果發生外部中斷，程序會跳轉到這里。這個中斷是由FPGA將指標數據測量完成后發送一個高電平觸發的；
2、首先，關閉總中斷，屏蔽其他一切中斷源的中斷觸發；
3、ARM發送讀取數據指令，fetch=0；
4、根據不同的物理地址，從FPGA中讀取相應數據，包括應答延時、應答效率、應答編碼間隔、部分上升時間、發射速率等；
5、中斷函數執行完畢，清除中斷屏蔽，跳轉回while函數。
權利要求
1.一種精密測距監測單元電路，其特征在于包括軌至軌單端變差分電路、AD模數轉換電路、FPGA電路、ARM電路、DA數模轉換電路、RS232串口電路，所述FPGA電路分別與DA 數模轉換電路、ARM電路、AD模數轉換電路連接，所述DA數模轉換電路通過軌至軌單端變差分電路與AD模數轉換電路連接，所述ARM電路與RS232串口電路連接；FPGA電路設有處理程序，ARM電路設有控制程序。
2.一種精密測距監測單元電路功能的實現方法，其特征在于實現方法如下FPGA和ARM整體實現方法，上電后，FPGA和ARM開始初始化FPGA對AD模數轉換后的數據進行處理，生成方波信號進而測量各項參數指標，這些數據會在ARM執行外部中斷時發送過去；通過地址數據總線，FPGA能接收到ARM傳送的頻率、脈沖間隔和回波抑制等數據指標， 完成詢問方波的生成；為了能夠實現單元板自檢，FPGA能夠產生待測高斯脈沖，模擬整機狀態下信號輸入； ARM從RAM中讀取掉電保存的數據并初始化各管腳工作模式，然后進入while函數進行功率、帶寬、過載抑制、靈敏度、譯碼能力和近遠回波抑制等測試，在此過程中會出現外部中斷和串口中斷，分別用來讀取從FPGA傳送的數據和主控單元的協議命令，以此完成控制作用；第一、FPGA工作的具體步驟這部分主要用于完成對AD的輸出信號進行數字處理，完成半幅探測、各項指標參數測量、待測高斯脈沖和詢問方波生成；第一部分數據的預處理部分，這一部分包括發射(詢問)信號的延時模塊、半幅、5%、 10%、30%、90%門限模塊和發射(詢問)的比較器模塊，AD采樣得到的數據最先進入這一部分， 目的是生成發射(詢問)方波以及發射信號的部分上升時間和上升沿；信號延時模塊半幅、5%、10%、30%、90%門限會因為脈沖峰值的判斷產生延時，需要將輸入的信號延時6 μ s ;門限模塊根據脈沖的峰值，經過計算形成半幅門限、5%、10%、30%、90%門限；比較器模塊延時后的發射(詢問)信號和半幅、5%、10%、30%、90%門限電平進入這個模塊，發射(詢問)信號和半幅門限進行比較產生發射(詢問)方波，發射信號和5%、30%門限比較生成部分上升時間，發射信號和10%、90%門限比較生成上升沿；第二部分數據的處理部分，這一部分主要是計數器模塊，發射(詢問)方波、部分上升時間、上升沿、接收機輸出信號和識別信號等都進入這一部分，目的是測量發射速率、應答延時、應答效率、應答編碼間隔、部分上升時間、上升沿時間、接收機輸出等參數，待測量完成后通過數據總線發給ARM ;這一部分包括若干小模塊分別用來測量以上參數，主要思路是利用一個I秒的門電平，用50MHz (2MHz)的時鐘計數測量以上參數；第三部分詢問方波生成部分，這一部分包括頻率設置模塊、脈沖間隔設置模塊、回波抑制設置模塊、數量設置模塊、同步抑制模塊、詢問方波生成模塊，ARM通過數據總線傳送生成詢問方波所需要的參數，這些數據分別輸入到頻率設置模塊、脈沖間隔設置模塊、回波抑制設置模塊、數量設置模塊；頻率設置模塊、脈沖間隔設置模塊、回波抑制設置模塊、數量設置模塊這幾個模塊主要用于從數據總線上讀取生成詢問方波所需要的參數；同步抑制模塊這個模塊的信號是另外一塊監測單元板產生的，在整機的兩塊監測單元板之間起到一個同步抑制的作用；詢問方波生成模塊以上幾個模塊的信號都會進入這個模塊，根據IAFA工作模式、編碼方式等參數，會生成脈寬4μ S，脈沖間隔可調的詢問方波；第四部分高斯脈沖生成部分，這一部分的輸出數據會送到DA數模轉換電路，從而生成高斯脈沖，主要思路是用IP核建立一個數據庫，用50MHz的時鐘順序循環地從中讀取數據；第二、ARM工作的具體步驟第一部分、while函數這部分主要用于完成發射功率的計算和各項指標參數的調整；.1、上電后，ARM開始初始化，從RAM中讀取掉電保存的數據(包括IA/FA測距模式、編碼方式、波道頻點、衰減值)并初始化各管腳工作模式；.2、然后進行63M置頻設置，主要目的是為生成詢問方波提供置頻參數；.3、接著進入while函數,while(I)會順序循環執行,依次判斷test_flag的值=0時, 執行功率測試，發射功率與脈沖的峰值存在一定的關系，使用相應的算法能夠計算出發射功率；=1時，執行帶寬測試，首先會判斷應答效率，若>75，衰減值++，若〈65，衰減值一，否則當前衰減值+偏移量；以此類推，不同的test_flag,進入相應的功能測試；執行while函數的過程中會發生外部中斷和串口中斷；第二部分、串口中斷函數這部分主要用于完成檢測單元與主控單元之間的協議；Uwhile函數執行過程中，如果發生串口中斷，程序會跳轉到這里，首先判斷temp的值是否=00，如果不是，跳出中斷；如果是，進行下面的判斷；.2、然后繼續判斷temp的值,根據不同的值依次進入相應功能模塊,例如當temp=01時, 這是主控單元與監測單元之間的握手協議，當監測單元收到主控協議00 01 ff時，會回復 00 01 ff，以此完成兩個單元之間的握手通信；再比如temp=02,這是主控讀取監測數據的指令，當監測單元收到主控協議00 02 ff 時，會回復00 02 datal data2 ... dataN ff,完成監測數據的傳送；有的功能模塊對test_ flag有置數操作，用來完成相應監測功能；.3、中斷函數執行完畢，跳轉回while函數；第三部分、外部中斷函數這部分主要用于ARM從FPGA中取各項指標參數的數據；Uwhile函數執行過程中，如果發生外部中斷，程序會跳轉到這里；這個中斷是由FPGA將指標數據測量完成后發送一個高電平觸發的；.2、首先，關閉總中斷，屏蔽其他一切中斷源的中斷觸發；.3、ARM發送讀取數據指令，fetch=0；.4、根據不同的物理地址，從FPGA中讀取相應數據，包括應答延時、應答效率、應答編碼間隔、部分上升時間、發射速率 等；.5、中斷函數執行完畢，清除中斷屏蔽，跳轉回while函數。
全文摘要
本發明涉及一種精密測距監測單元電路及實現方法。包括軌至軌單端變差分電路、AD模數轉換電路、FPGA電路、ARM電路、DA數模轉換電路、RS232串口電路，FPGA電路分別與DA數模轉換電路、ARM電路、AD模數轉換電路連接，DA數模轉換電路通過軌至軌單端變差分電路與AD模數轉換電路連接，ARM電路與RS232串口電路連接。特點是該監測單元能夠實現測距設備在常規和精密模式下各項技術指標的精確測量，符合各項指標參數的測量精度，具備系統參數的調試能力，能夠完成詢問脈沖數、脈沖間隔和回波抑制的設置和接收機帶寬、鄰波道抑制、接收機靈敏度等各項參數的測試并且能夠產生待測高斯脈沖，模擬整機狀態下信號輸入，實現單元自檢。
文檔編號G01S7/40GK103033800SQ20121056570
公開日2013年4月10日 申請日期2012年12月24日 優先權日2012年12月24日
發明者趙洪斌, 呂若冰 申請人:天津七六四通信導航技術有限公司