一種基于非同源時鐘的adc芯片測試及數據采集方法
【專利摘要】本發明屬集成電路測試領域，涉及一種ADC集成芯片采樣時鐘與測試數據采集時鐘為非同原時鐘的測試及數據采集方法，本方法對被測ADC芯片的輸出數據信號采集同時對被測ADC芯片采樣時鐘信號采集，將采集速度提高到采樣時鐘的N倍，根據采集的時鐘信號中0到1和1到0的變化位置確定采樣時鐘信號上升和下降沿的位置，確定每個采樣時鐘周期內對應的被測ADC芯片測試輸出數據，能避免因采樣時鐘和ADC輸出數據采集時鐘的不同源導致的相位偏差累積產生的數據采集誤差。本發明利用數據處理的優勢和靈活性，解決了被測ADC芯片采樣時鐘與其輸出數據采集需要同源的限制，為不同環境或條件下ADC芯片測試提供了更為靈活的解決方法。
【專利說明】一種基于非同源時鐘的ADC芯片測試及數據采集方法
【技術領域】
[0001]本發明屬集成電路測試領域，涉及芯片測試及數據采集方法，具體涉及一種ADC集成芯片采樣時鐘與測試數據采集時鐘為非同原時鐘的測試及數據采集方法，本方法能解決ADC集成芯片混合信號測試過程中ADC采樣時鐘和ADC輸出數據采集時鐘無法同源時的測試及數據采集問題。
【背景技術】
[0002]隨著無線通信技術、數字電視技術及半導體集成電路技術的發展，ADC (AnalogDigital Converter)集成芯片或IP核得到大規模的應用和推廣，因此，無論是在實驗室驗證階段或是批量生產階段都具有非常大的測試需求。
[0003]通常，在對ADC集成芯片新產品的驗證測試階段的測試系統配置構成一般包括:一臺信號源作為ADC芯片測試輸入信號、一臺信號源作為ADC芯片的采樣輸入時鐘信號、一臺邏輯分析儀作為ADC芯片輸出數據的采集設備，以及ADC芯片工作必須的電源等。其中作為ADC芯片輸出數據采集設備的邏輯分析儀，需要把作為ADC芯片采樣時鐘的信號源輸出參考時鐘作為時鐘源，通過邏輯分析儀內部的鎖相環電路實現與該信號源的同步；通過所述的配置，實現采集ADC輸出數據的邏輯分析儀設備與作為時鐘源的信號源設備基于同一個時鐘源進行工作，以此保證對ADC輸出數據的采集與其輸出數據穩定同步。據了解，在工廠量產階段，ADC芯片產品是基于ATE(自動測試設備)系統完成量產測試，一般ADC芯片的測試信號輸入由ATE的AWG(任意波形發生器)模塊提供，ADC芯片的采用時鐘由ATE的數字通道提供，ADC測試輸出信號由ATE的數字通道進行采集，因此，在ATE系統中，ADC芯片的采樣時鐘與數字通道采集時鐘都是基于ATE的內部同一個主時鐘，也是同源的，當ADC芯片的采樣時鐘和輸出數據采集時鐘是基于同一個時鐘源時，兩者是同步的，僅僅因為信號通路的不同而存在一個固定的相位差，這對ADC輸出數據的準確采集非常重要。
[0004]但在現實測試環境中，由于條件或成本的限制，常遇到基于現有條件無法滿足ADC芯片的采樣時鐘與ADC芯片輸出數據采集采用同一個時鐘源的測試要求，即ADC芯片需要在其采樣時鐘和輸出數據采集為非同源的條件下進行測試。如，外加晶振或射頻源作為被測ADC的采樣時鐘，而作為ADC數據輸出采集設備的邏輯分析儀或ATE設備因自身功能或系統應用等原因的限制，其主時鐘不能與被測ADC采樣時鐘同步時，此時，邏輯分析儀或ATE的采集操作和ADC的數據輸出操作是基于兩個時鐘源，因此，不僅會存在因信號通路不同而導致的固定相位差，而且因為兩個時鐘源的頻率不可能絕對相同而存在頻率偏差，這種偏差也可表現為相位偏差。但由于頻率差而導致的相位偏差不是固定的，而會隨時間的增長而線性增加，當這種隨時間增加而線性增加的相位累加到一定程度時，將導致邏輯分析儀或ATE對ADC芯片的輸出數據采集判決出錯，從而導致測試錯誤的出現。現有技術的ADC芯片測試系統中，尚未見有非同源時鐘測試系統。
【發明內容】
:[0005]本發明的目的在于克服現有技術的缺陷，為解決ADC芯片測試過程中采樣時鐘與輸出數據采集必須同源的限制，提供一種基于非同源時鐘的ADC芯片測試及數據采集方法。
[0006]為了實現本發明的目的，利用下述兩個技術基礎:一，基于數字信號處理方式進行ADC集成芯片測試，僅需采集有限的測試數據，如1024、2048等2的η次方個數據點，即ADC測試數據采集窗口是有限的特性；二，基于邏輯分析儀或ATE設備數字通道進行數據采集的速率可以通過編程進行非常精確地設置；通過編程調試，使ATE設備的數據采集速率盡可能是ADC采樣時鐘整數倍速率O 3倍)。基于上述技術基礎，本發明能通過提高ADC輸出數據采集率的方式，再通過數據處理算法的方式保證在ADC測試時間窗口內，ADC輸出數據被準確采集，實現非同源時鐘的條件下也可準確實現ADC芯片的測試。
[0007]本方法對被測ADC芯片的輸出數據信號采集同時對被測ADC芯片采樣時鐘信號采集，將采集速度提高到采樣時鐘的N倍，根據采集的時鐘信號中O到I和I到O的變化位置確定采樣時鐘信號上升和下降沿的位置，確定每個采樣時鐘周期內對應的被測ADC芯片測試輸出數據，能避免因采樣時鐘和ADC輸出數據采集時鐘的不同源導致的相位偏差累積產生的數據采集誤差。
[0008]具體而言，本發明的基于非同源時鐘的ADC芯片測試及數據采集方法，其特征在于，其包括步驟:
[0009](I)根據被測ADC芯片采樣頻率選擇采樣時鐘源及采樣時鐘頻率值；
[0010](2)根據被測ADC芯片采樣時鐘頻率，設置被測ADC數據輸出及采樣時鐘的采集速度>3倍采樣時鐘；
[0011](3)將采集到的采樣時鐘信號和被測ADC芯片數據輸出信號保存至邏輯分析儀或自動測試設備(ATE)等采集設備中；
[0012](4)基于采集設備或將采集數據導出到電腦等其它的數據處理設備中，對采集到的采樣時鐘信號進行搜索，并根據O到I或I到O的跳變位置，確定采樣時鐘的上升或下降沿位置；
[0013](5)根據采樣時鐘上升或下降跳變沿的位置，對應確定每一個采樣時鐘周期內被測ADC芯片的輸出數據值；
[0014](6)確定了被測ADC芯片每一個采樣時鐘周期內所采集的ADC芯片輸出數據值，再根據數字信號處理法進行相應的數據處理獲得所需的測試參數。
[0015]本發明中，除了采用邏輯分析儀或ATE的數字通道對ADC數據輸出通道進行采集外，額外增加一路數據采集通道對ADC的采樣時鐘信號同時進行采集，如果被測ADC芯片是帶有時鐘信號輸出的，則可直接采集ADC的輸出時鐘信號；如果被測ADC芯片不帶時鐘信號輸出，則可將采樣時鐘分離出部分信號以供采集判決；采集采樣時鐘的數字通路與采集ADC數據輸出的數字通路工作于同樣的速度與配置；
[0016]本發明中，對被測ADC芯片數據輸出及采樣時鐘采集判決時，采集速率的提高可以是邏輯分析儀或自動測試設備(ATE)機器工作速率的提高，也可以通過充分利用每一個機器周期具有多個接收比較沿資源來實現。
[0017]本發明中，根據被測ADC采樣時鐘的頻率值，設置邏輯分析儀或ATE數字通道數據采集速度，并設置為ADC采樣時鐘的整數倍N (N^ 3);所述的ATE中，數字通道采集速率可通過設置機器周期或通過利用每個周期內的接收沿的個數實現采集數據速率的提高；
[0018]本發明中，被測ADC芯片采樣輸出信號及采樣時鐘信號通過邏輯分析儀或ATE數字通道進行判決采集，并將采集的數據存儲到邏輯分析儀或ATE機臺內；
[0019]本發明中，對采集到的采樣時鐘信號數據進行搜索比較，當搜索到O跳變I或I到O時，把后一位數據作為采集的起點，將之前的數據丟棄；
[0020]本發明中，如果邏輯分析儀或ATE的數字通道數據采集速率是ADC采樣時鐘的整N數倍，則此時采集到的時鐘數據應是N個O、N個1、N個O、依次類推下去，或是N個1、N個O、N個1、依次類推下去；0到I和I到O跳變的位置就是采樣時鐘信號的上升和下降沿的位置，可見確定了 O到I或I到O跳變的位置，也就確定了采樣時鐘上升沿及下降沿的位置；當邏輯分析儀或ATE的數字通道數據采集速率與ADC采樣時鐘因為不是一個時鐘源而會存在一定的偏差時，采集到的數據雖然不是N個0、N個I這樣周期而規則的數據，但根據O到I和I到O的變化確定采樣時鐘上升和下降沿的位置是一樣并且是有效的。
[0021]本發明中，搜索采集的采樣時鐘數據，確定了起始點，即第一個時鐘沿，并根據O到I和I到O的變化，依次確定第二、第三、第四、……時鐘沿的位置；確定了每一個時鐘沿的位置，ADC芯片的數據輸出位置可選擇為對應時鐘沿的位置加上(N+l)/2的偏移量對應的采集數據即為對應采樣時鐘周期內ADC芯片的轉換數據輸出，其它的采集數據可以丟棄；由此，根據時鐘沿的位置，可確定每一采樣時鐘周期內的ADC芯片數據輸出，ADC芯片采樣時鐘和ADC數據輸出采集頻率的速度偏差不隨時間的增加而積累，從而避免了相位偏差累積而產生的采集錯誤。
[0022]本發明解決了 ADC芯片測試時其采樣時鐘和其數據輸出采集必須是同一時鐘源的限制，可以是非同源時鐘，因此，ADC芯片測試系統配置可以更加靈活、適用范圍更廣。
【專利附圖】
【附圖說明】`
[0023]圖1.基于非同源時鐘的ADC芯片測試方法簡圖，
[0024]其中，(I)測試信號源，(2)被測ADC芯片，(3)采樣時鐘源，
[0025](4)自動測試設備(ATE)或邏輯分析儀。
[0026]圖2.基于非同源時鐘的ADC量產測試及數據采集方法簡圖，
[0027]其中，(I)射頻信號源，(2)帶通濾波器，
[0028](3)帶有時鐘信號輸出的被測ADC集成芯片，(4)提供采樣時鐘的晶振，
[0029](5)自動測試設備(ATE) (6) GPIB接口設備。
【具體實施方式】:
[0030]為更好地理解本發明的技術方案，以下結合附圖和實施例作進一步描述。
[0031]實施例1
[0032]如圖1所示，本發明的基于非同源時鐘的ADC芯片測試與數據采集方法中，包括測試信號源(I)、被測ADC集成芯片(2)、采樣時鐘源(3)及自動測試設備(ATE) /邏輯分析儀(4)，測試信號源(I)的輸出測試信號，輸入到被測ADC集成芯片(2)的信號輸入引腳；采樣時鐘源(3)的采樣時鐘信號輸出與被測ADC集成芯片(2)的時鐘輸入引腳相連，被測ADC集成芯片(2)將輸入模擬測試信號進行模數轉換后的數字信號輸出引腳與自動測試設備(ATE)/邏輯分析儀(4)的數字通道相連；同時，一部分采樣時鐘信號也輸入到一路自動測試設備(ATE)/邏輯分析儀(4)的數字通道，與采集被測ADC芯片(2)的數據輸出通道進行同步采集，并由自動測試設備(ATE)/邏輯分析儀(4)的數字通道對其進行采集判決后，將數據存儲在自動測試設備(ATE)/邏輯分析儀(4)內，經自動測試設備(ATE)/邏輯分析儀(4)完成測試算法的運算，獲得被測ADC集成芯片(2)的相應測試參數，從而完成對被測ADC集成芯片(2)的測試。
[0033]實施例2
[0034]圖2所示的是本發明的一種基于非同源時鐘的ADC芯片測試系統。如圖所示，射頻信號源(1)，通過帶通濾波器(2)，產生正弦波測試信號，輸入被測ADC集成芯片(3);如果由射頻信號源和濾波器產生的信號是單端信號，而被測ADC集成芯片(3)是差分輸入，則在濾波器的輸出端增加一個變壓器(Transformer)將單端輸出信號轉換為差分信號輸入到被測ADC集成芯片(3)的差分輸入端，晶振(50MHz) (4)，其產生的方波信號作為采樣時鐘輸出輸入到被測ADC集成芯片(3)，被測ADC集成芯片(3)的數據和時鐘信號輸出端連接到自動測試設備(ATE) (5)的數字通道，由自動測試設備(ATE) (5)的數字通道對ADC芯片
(3)的數出數據和時鐘信號采集判決，采集速度可設置數字采集通道工作速度為250MHz，或設置數字采集通道工作速度為50MHz，每一個采集周期內設置5個接收比較沿，總的采集速度為250MHz ;將采集的數據存儲在自動測試設備(ATE) (5)內，對采集到的采樣時鐘數據進行搜索，根據O到I和I到O的跳變，確定采樣時鐘上升和下降沿的位置，如果被測ADC芯片輸出數據是上升沿有效，則根據采集到的采樣時鐘中O到I的上升沿位置，即O到I跳變后的第一個I位，為最接近采樣時鐘上升沿的采集數據，由于最接近時鐘的沿，因此，也最容易出現錯誤；本實施例中選擇兩個上升沿最中間的采集數據，即第(5+1)/2=3個采集數據為本時鐘周期被測ADC芯片的輸出數據，此時，采集點的位置離兩個上升沿的位置最遠，處于采樣時鐘周期的中間位置，相位裕度最大，出現錯誤的概率最低；類似地可以通過確定米樣時鐘上升沿，確定每一個米樣時鐘周期內的ADC芯片輸出數據；確定了每一個米樣時鐘周期內的ADC芯片輸出數據后，通過ADC芯片測試常規數據處理法，計算獲得被測ADC集成芯片(3)的相應測試參數；自動測試設備(ATE) (5)通過GPIB接口設備(6)對射頻信號源(I)進行編程設置及信號輸出開關控制；自動測試設備(ATE) (5)向晶振(4)提供工作電源，并通過編程控制電源的幅度控制采樣時鐘的幅度，實現整個測試系統的自動化測試。
[0035]結果表明，本發明能解決ADC芯片測試時其采樣時鐘和其數據輸出采集必須是同一時鐘源的限制，可以是非同源時鐘，ADC芯片測試系統配置可以更加靈活。
【權利要求】
1.一種基于非同源時鐘的ADC芯片測試及數據采集方法，其特征在于，其包括步驟: (1)根據被測ADC芯片采樣頻率選擇采樣時鐘源及采樣時鐘頻率值； (2)根據被測ADC芯片采樣時鐘頻率，設置被測ADC數據輸出及采樣時鐘的采集速度^3倍采樣時鐘； (3)將采集到的采樣時鐘信號和被測ADC芯片數據輸出信號保存到采集設備中； (4)基于采集設備或將采集數據導出到數據處理設備中，對采集到的采樣時鐘信號進行搜索，并根據O到I或I到O的跳變位置，確定采樣時鐘的上升或下降沿位置； (5)根據采樣時鐘上升或下降跳變沿的位置，對應確定每一個采樣時鐘周期內被測ADC芯片的輸出數據值； (6)確定被測ADC芯片每一個采樣時鐘周期內所采集的ADC芯片輸出數據值，再根據數字信號處理法進行相應的數據處理獲得所需的測試參數。
2.如權利要求1所說的基于非同源時鐘的ADC集成芯片測試及數據采集方法，其特征在于，該方法中，如果被測ADC芯片帶有時鐘信號輸出，則直接對該時鐘信號進行采集；如果不帶時鐘信號輸出，則從時鐘源分離出一部分時鐘信號進行采集。
3.如權利要求1所說的基于非同源時鐘的ADC集成芯片測試及數據采集方法，其特征在于，該方法中，對被測ADC芯片數據輸出及采樣時鐘采集判決時，采集速率的提高是邏輯分析儀或自動測試設備機器工作速率的提高，或通過利用每一個機器周期具有的接收比較沿資源實現。
4.如權利要求1所說的基`于非同源時鐘的ADC集成芯片測試及數據采集方法，其特征在于，所述的采集設備是邏輯分析儀或自動測試設備。
5.如權利要求1所說的基于非同源時鐘的ADC集成芯片測試及數據采集方法，其特征在于，所述的數據處理設備是電腦或其它數據處理設備。
6.如權利要求1所說的基于非同源時鐘的ADC集成芯片測試及數據采集方法，其特征在于，該方法中，包括測試信號源(I)、被測ADC集成芯片(2)、采樣時鐘源(3)及自動測試設備/邏輯分析儀(4);測試信號源(I)的輸出測試信號，輸入到被測ADC集成芯片(2)的信號輸入引腳；米樣時鐘源(3)的米樣時鐘信號輸出與被測ADC集成芯片(2)的時鐘輸入引腳相連，被測ADC集成芯片(2)將輸入模擬測試信號進行模數轉換后的數字信號輸出引腳與自動測試設備/邏輯分析儀(4)的數字通道相連；同時，一部分采樣時鐘信號輸入到一路自動測試設備/邏輯分析儀(4)的數字通道，與采集被測ADC芯片(2)的數據輸出通道進行同步采集，并由自動測試設備/邏輯分析儀(4)的數字通道對其進行采集判決后，將數據存儲在自動測試設備/邏輯分析儀(4)內，經自動測試設備/邏輯分析儀(4)完成測試運算，獲得被測ADC集成芯片(2)的相應測試參數。
【文檔編號】G01R31/3167GK103675652SQ201210359789
【公開日】2014年3月26日 申請日期:2012年9月21日 優先權日:2012年9月21日
【發明者】肖鵬程, 陸振海, 韋園園 申請人:復旦大學