磁傳感器芯片、磁傳感器及其制作方法
【專利摘要】本發明提供一種磁傳感器芯片、磁傳感器及其制作方法，磁傳感器芯片包括至少一對相互獨立的磁敏感薄膜，在所述磁敏感薄膜的端部設有用于電連接所述磁敏感薄膜的第一電極，其特征在于，在每一對所述磁敏感薄膜中，至少一個所述磁敏感薄膜通過所在端的第一電極與一可調電阻電連接，所述磁敏感薄膜、所述第一電極和所述可調電阻電連接構成惠斯通電橋電路，所述可調電阻用于調節所述可調電阻所在惠斯通電橋電路的支路的總電阻，以使得惠斯通電橋電路中對臂電阻相互平衡。該磁傳感器芯片減小了磁滯現象，并提高了溫漂特性和靈敏度。
【專利說明】磁傳感器芯片、磁傳感器及其制作方法
【技術領域】
[0001]本發明涉及一種磁傳感器芯片、磁傳感器及其制作方法。
【背景技術】
[0002]磁場、電流、應力應變、溫度、光等的變化容易引起的磁變化，敏感單元的磁性能會隨著磁變化而變化，而且，微小的磁變化都會引起敏感單元的磁性能發生變化。
[0003]磁傳感器即是借助敏感單元對磁變化的敏感作用，將敏感單元的磁性能變化轉換成電信號，再通過測量電信號獲得對應地磁場、電流、應力應變、溫度或光等物理量。
[0004]隨著技術的進步，具有低功耗、體積小、響應快、分辨率高、穩定性好、可靠性高等諸多優點的磁傳感器芯片作為磁傳感器的核心部件。而且，磁傳感器芯片使得磁傳感器在磁信息存儲、自動化、物聯網以及智能電網等領域展示了廣闊的應用前景，表現出十分優異的性能。
[0005]圖1為一種現有的磁傳感器芯片的結構示意圖。如圖1所示，磁傳感器芯片包括一對磁敏感薄膜單元I la、I Ib,在磁敏感薄膜單元lla、llb的兩端設有導電焊盤13a、13b、13c,其中,第一導電焊盤13a將第一磁敏感薄膜單元Ila和第二磁敏感薄膜單元Ilb的一端部電連接，第二導電焊盤13b、第三導電焊盤13c分別與第一磁敏感薄膜單元Ila和第二磁敏感薄膜單元Ilb的另一端部電連接。利用導電焊盤13a、13b、13c將磁敏感薄膜單元lla、llb電連接成惠斯通半橋電橋。
[0006]由于制作工藝的不均勻，磁敏感薄膜單元IlaUlb的阻值不能完全對稱，使得磁敏感薄膜單元IlaUlb的磁性能存在差異，從而導致磁傳感器的的磁滯現象嚴重，即磁滯較大且不同。圖2為現有的磁傳感器芯片的磁敏感薄膜單元的磁滯回線的曲線圖，圖中，橫軸表示外加的磁場強度H(特斯拉，簡稱T)，縱軸表示磁敏感薄膜單元的電阻值R(歐姆，簡稱Ω)。由圖2可知，磁敏感薄膜單元的磁滯回線的寬度較大，即磁敏感薄膜單元的磁滯較大。
[0007]另外，磁敏感薄膜單元IlaUlb的電阻值會隨環境的溫度的變化而變化，而且變化量因制作工藝的不均勻性而不同，即磁敏感薄膜單元Ila和磁敏感薄膜單元Ilb的溫漂差異大，這對磁傳感器的穩定性及溫漂特性造成了巨大的影響，同時降低了磁傳感器的靈敏度。
【發明內容】
[0008]本發明要解決的技術問題就是針對磁傳感器機中存在的上述缺陷，提供一種磁傳感器芯片、磁傳感器及其制作方法，其減小甚至消除了磁滯現象，而且提高了溫漂特性和靈敏度。
[0009]為解決現有技術中存在的上述缺陷，本發明提供一種磁傳感器芯片，包括至少一對相互獨立的磁敏感薄膜，在所述磁敏感薄膜的端部設有用于電連接所述磁敏感薄膜的第一電極，在每一對所述磁敏感薄膜中，至少一個所述磁敏感薄膜通過所在端的第一電極與一可調電阻電連接，所述磁敏感薄膜、所述第一電極和所述可調電阻電連接構成惠斯通電橋電路，所述可調電阻用于調節所述可調電阻所在惠斯通電橋電路的支路的總電阻，以使得惠斯通電橋電路中對臂電阻相互平衡。
[0010]其中，包括一對所述磁敏感薄膜，該對所述磁敏感薄膜的釘扎方向相反，借助所述第一電極將所述磁敏感薄膜電連接成惠斯通半橋電路。
[0011]其中，包括兩對所述磁敏感薄膜，而且每對所述磁敏感薄膜的釘扎方向相反，借助所述第一電極將所述磁敏感薄膜電連接成惠斯通全橋電路。
[0012]其中，每對所述磁敏感薄膜的內側和/或外側均設有導線束，而且所述導線束與所述磁敏感薄膜相互絕緣，用于電連接所述導線束的η對第二電極設置在所述導線束的外側，所述導線束至少有一端直接
[0013]其中，借助所述第三電極、所述第二電極將至少一所述導線束串接在所述惠斯通電橋電路的支路中。
[0014]其中，在每一對所述磁敏感薄膜中，所述磁敏感薄膜為連續不間斷的薄膜。
[0015]其中，在每一對所述磁敏感薄膜中，每一所述磁敏感薄膜由間斷地不連續薄膜段構成，而且所述薄膜段依次電連接。
[0016]其中，所述第一電極采用銅、金、銀或鉬金制作。
[0017]其中，還包括基底，所述磁敏感薄膜、所述第一電極以及所述可調電阻設置在所述基底的表面；或者所述磁敏感薄膜和所述第一電極設置在所述基底的表面，所述可調電阻設置在所述基底的外側。
[0018]其中，所述磁敏感薄膜為AMR、GMR、TMR及HALL效應磁敏感薄膜。
[0019]本發明還提供一種磁傳感器，包括磁傳感器芯片、線路板以及外殼，所述磁傳感器芯片設置在所述線路板上，而且所述磁傳感器芯片和所述線路板設置在所述外殼內，所述磁傳感器芯片采用本發明提供的所述磁傳感器芯片。
[0020]本發明還提供一種磁傳感器制作方法，包括以下步驟:
[0021]將磁傳感器芯片粘接在線路板上；
[0022]借助第一電極和/或第三電極電連接所述磁敏感薄膜以形成惠斯通電橋電路；
[0023]測量惠斯通電橋電路的對臂電阻，將所述可調電阻設置在電阻較小的臂上；
[0024]調節所述可調電阻的阻值，使所述惠斯通電橋電路中的對臂電阻平衡；
[0025]將第二電極接地；
[0026]將磁傳感器芯片和線路板裝配在外殼內。
[0027]本發明具有以下有益效果:
[0028]本發明提供磁傳感器芯片是將磁敏感薄膜、所述第一電極和所述可調電阻電連接構成惠斯通電橋電路，通過調節所述可調電阻所在惠斯通電橋電路的支路的總電阻，使得惠斯通電橋電路中對臂電阻相接地或間接接地，其中，η為> 2的整數。
[0029]其中，所述導線束為連續不間斷的導線束，
[0030]其中，所述導線束為由間斷地不連續導線束段構成，而且所述不連續導線束段通過所述第二電極依次電連接。
[0031 ] 其中，所述可調電阻跨接在所述第一電極和第二電極之間。
[0032]其中，借助第一電極、第二電極將至少一所述導線束串接在所述惠斯通電橋電路的支路中。
[0033]其中，所述導線束采用導電的金屬材料和/或金屬氧化物制作，所述第二電極采用導電的金屬材料和/或金屬氧化物制作。
[0034]其中，所述導電的金屬材料包括銅或金、銀或鉬金。
[0035]其中，在垂直于所述導線束所在平面的截面上，所述導線束的截面形狀為方形、圓形、梯形或其組合的變截面。
[0036]其中，在每對所述磁敏感薄膜的側面對稱地設有多對第三電極，所述第三電極沿所述磁敏感薄膜的長度方向排列且位于該磁敏感薄膜所對應地所述第一電極之間，在每對所述第三電極中，每個所述第三電極分別與一所述磁敏感薄膜電連接。
[0037]其中，包括一對所述磁敏感薄膜，該對所述磁敏感薄膜的釘扎方向相反，借助所述第三電極將所述磁敏感薄膜電連接成惠斯通半橋電路；或者，借助所述第一電極和所述第三電極將所述磁敏感薄膜電連接成惠斯通半橋電路。
[0038]其中，包括兩對所述磁敏感薄膜，而且每對所述磁敏感薄膜的釘扎方向相反，借助所述第三電極將所述磁敏感薄膜電連接成惠斯通全橋電路；或者，借助所述第一電極和所述第三電極將所述磁敏感薄膜電連接成惠斯通全橋電路。
[0039]其中，每對所述磁敏感薄膜的內側和/或外側均設有導線束，而且所述導線束與所述磁敏感薄膜相互絕緣，用于電連接所述導線束的η對第二電極設置在所述導線束的內偵_ /或外側，所述導線束至少有一端直接接地或間接接地，其中，η為> 2的整數。
[0040]其中，所述可調電阻跨接在所述第一電極和第三電極之間，或者所述可調電阻跨接在所述第三電極和第二電極之間。互平衡，從而減小甚至消除了磁滯現象，并提高了溫漂特性和靈敏度。
[0041]本發明提供的磁傳感器，設置在其內的磁傳感器芯片是利用磁敏感薄膜、所述第一電極和所述可調電阻電連接構成惠斯通電橋電路，并通過調節所述可調電阻所在惠斯通電橋電路的支路的總電阻，使得惠斯通電橋電路中對臂電阻相互平衡，從而減小甚至消除了磁滯現象，并提高了溫漂特性和靈敏度。
[0042]本發明提供的磁傳感器制作方法，利用磁敏感薄膜、所述第一電極和所述可調電阻獲得惠斯通電橋電路，并借助可調電阻使惠斯通電橋電路的對臂電阻平衡，這可以減小甚至消除磁滯現象，并提高溫漂特性和靈敏度。
【專利附圖】
【附圖說明】
[0043]圖1為一種現有的磁傳感器芯片的結構示意圖；
[0044]圖2為現有的磁傳感器芯片的磁敏感薄膜單元的磁滯回線的曲線圖；
[0045]圖3a為本發明實施例磁傳感器芯片的結構示意圖；
[0046]圖3b為本發明另一實施例磁傳感器芯片的結構不意圖；
[0047]圖3c為本發明又一實施例磁傳感器芯片的結構示意圖；
[0048]圖4為本發明實施例磁傳感器芯片的電路原理圖；
[0049]圖5a為本發明另一實施例磁傳感器芯片的結構不意圖；
[0050]圖5b為本發明再一實施例磁傳感器芯片的結構示意圖；
[0051]圖5c為本發明實施例另一種磁傳感器芯片的結構圖；[0052]圖5d為圖5c中磁敏感薄膜的局部放大圖；
[0053]圖6為本發明另一實施例磁傳感器芯片的電路原理圖。
【具體實施方式】
[0054]為使本領域的技術人員更好地理解本發明的技術方案，下面結合附圖對本發明提供的磁傳感器芯片、磁傳感器及其制作方法進行詳細描述。
[0055]本實施例提供的磁傳感器芯片包括惠斯通電橋電路，該惠斯通電橋電路包括至少一對相互獨立的磁敏感薄膜和可調電阻，每一個磁敏感薄膜作為惠斯通電橋電路的一個支路。在所述磁敏感薄膜的端部設有用于電連接磁敏感薄膜的第一電極，在每一對所述磁敏感薄膜中，至少一個所述磁敏感薄膜通過所在端的第一電極與一可調電阻電連接，所述磁敏感薄膜、所述第一電極和所述可調電阻電連接構成惠斯通電橋電路，可調電阻用于調節所述可調電阻所在惠斯通電橋電路的支路的總電阻，以使得惠斯通電橋電路中對臂電阻相互平衡，從而克服了因制作工藝的不均勻性而導致磁敏感薄膜溫漂差異大的缺陷，進而可以提高磁傳感器芯片的穩定性和靈敏度。
[0056]圖3a為本發明實施例磁傳感器芯片的結構示意圖。如圖3a所示，磁傳感器芯片包括一對磁敏感薄膜30la、30Ib和可調電阻300，磁敏感薄膜301a和磁敏感薄膜301b的釘扎方向相反。在磁敏感薄膜301a、301b的端部設有用于電連接磁敏感薄膜301a、301b的第一電極303a、303b、303c、303d，其中，磁敏感薄膜301a的兩個端部分別對應地設置第一電極303a和第一電極303b，磁敏感薄膜301b的兩個端部分別對應地設置第一電極303c和第一電極303d。
[0057]本實施例借助第一電極303a、303b、303c、303d將磁敏感薄膜30la、30Ib和可調電阻電連接成惠斯通半橋電路。具體地，借助第一電極303a和第一電極303c將磁敏感薄膜301a和磁敏感薄膜301b電連接，第一電極303b將可調電阻300與磁敏感薄膜301a的電連接，可調電阻300的另一端作為惠斯通半橋電路的一個接線端，即磁敏感薄膜301a和可調電阻300作為惠斯通半橋電路的一個支路，磁敏感薄膜301b作為惠斯通半橋電路的另一個支路。調節可調電阻300可改變可調電阻300所在支路的總電阻，從而使惠斯通半橋電路的兩個支路的電阻平衡。在實際應用過程中，可以先測量磁敏感薄膜301a、301b的電阻，然后將可調電阻300與電阻較小的磁敏感薄膜電連接。
[0058]在本發明的另一實施例中，磁傳感器芯片包括兩個可調電阻300，每一可調電阻300分別與一磁敏感薄膜電連接。換言之，在惠斯通半橋電路的兩個支路中分別串接一個可調電阻300，調節兩個可調電阻300可使惠斯通半橋電路的兩個支路的電阻平衡。
[0059]圖3b為本發明另一實施例磁傳感器芯片的結構示意圖。如圖3b所示，磁傳感器芯片還包括兩條導線束307a、307b，導線束307a和導線束307b分別設置在磁敏感薄膜301a和磁敏感薄膜301b的外側，而且，導線束307a、307b與磁敏感薄膜301a、301b相互平行。在導線束307a、307b的兩個端部設有第二電極305a、305b、305c、305d，即，導線束307a的兩個端部分別設置第二電極305a和第二電極305b，導線束307b的兩個端部分別設置第二電極305c和第二電極305d。第二電極305a、305b、305c、305d均接地以使導線束307a、307b屏蔽磁敏感薄膜30la、30Ib周圍的電燥信號。
[0060]可調電阻300的一端借助第一電極303b與磁敏感薄膜301a電連接，可調電阻300的另一端借助第二電極305b與導線束307a電連接，即可調電阻300跨接在第一電極303b和第二電極305b之間，從而使磁敏感薄膜30la、可調電阻300和導線束307a作為惠斯通半橋電路的一個支路。磁敏感薄膜301b作為惠斯通半橋電路的另一個支路。通過調節可調電阻300可改變可調電阻300所在支路的總電阻，從而使惠斯通半橋電路的兩個支路的電阻平衡。
[0061]圖4為本發明實施例磁傳感器芯片的電路原理圖。在圖4中，電阻Rl和電阻R2分別表示磁敏感薄膜301a和磁敏感薄膜301b,方向相反的兩個箭頭表示磁敏感薄膜301a和磁敏感薄膜301b的釘扎方向相反。
[0062]在本實施例中，導線束307a、307b不僅可以作為惠斯通半橋電路的一部分，以使磁敏感薄膜與其它部件(如電路板)電連接，而且可以對磁敏感薄膜起到屏蔽作用，從而提高磁傳感器芯片的靈敏度和穩定性。
[0063]在本實施例中，導線束307a、307b分別設置在磁敏感薄膜301a和磁敏感薄膜301b的外側。然而，本發明并不局限于此。導線束307a、307b也可以分別設置在磁敏感薄膜301a和磁敏感薄膜301b的內側，或者，將導線束307a設置在磁敏感薄膜301a的內側，將導線束307b設置在磁敏感薄膜301b的外側；或者，將導線束307a設置在磁敏感薄膜301a的外側，將導線束307b設置在磁敏感薄膜301b的內側，或者，在磁敏感薄膜30la、30Ib的內側和外側分別設置一導線束，這些設置方式同樣屬于本發明的保護范圍。
[0064]在本發明的另一實施例中，如圖3c所示，沿導線束307a、307b設置η對第二電極，η對第二電極對稱地設置在兩個導線束307a、307b的側面，其中，η為> 2的整數。這樣，可以根據實際需要選擇性將第二電極接地或全部接地，以確保導線束307a、307b可靠接地，以達到更好的屏蔽效果。另外，導線束307a、307b以及第二電極有利于磁傳感器芯片散熱，提高磁傳感器芯片的可靠性。
[0065]作為本發明的另一實施例，導線束307a和導線束307b還可分別設置為分段結構(圖未示出)，即，導線束307a、307b分別由多段導線段組成，利用第二電極將相鄰的兩個導線段電連接，而且利用位于導線束端部的第二電極將分段結構的導線束接地，用以屏蔽磁敏感薄膜301a、301b周圍的電燥信號，從而使磁傳感器芯片獲得更好地屏蔽效果，以及提高磁傳感器芯片的可靠性。
[0066]在本實施例中，僅在惠斯通電橋電路的一個支路中串接導線束。在本發明的另一實施例中，磁敏感薄膜30la、30Ib分別與一導線束電連接，即借助第一電極和第二電極在惠斯通電橋電路的兩個支路中分別串接一導線束。
[0067]在本實施例中，第一電極采用銅、金、銀或鉬金制作。導線束采用導電的金屬材料和/或金屬氧化物制作，第二電極采用導電的金屬材料和/或金屬氧化物制作。導電的金屬材料可以是銅或金、銀或鉬金。另外，在垂直于導線束所在平面的截面上，導線束的截面形狀可以為方形、圓形、梯形或其組合的變截面，如在導線束的長度方向上，一段為圓形，一段為方形，一段為梯形。
[0068]在本發明的另一實施例中，如圖5a所示，在每對所述磁敏感薄膜的側面對稱地設有多對第三電極308a、308b，多個第三電極308a沿磁敏感薄膜301a的長度方向排列且位于第一電極303a、303b之間，而且第三電極308a與磁敏感薄膜301a電連接。多個第三電極308b沿磁敏感薄膜301b的長度方向排列且位于第一電極303c、303d之間，而且第三電極308b與磁敏感薄膜301b電連接。在實際應用中，可以選擇性利用位于第一電極和第三電極中的一段和/或全部磁敏感薄膜形成要求所需的惠斯通電橋電路，如利用第一電極303a、303c和第三電極308a、308b電連接成要求所需的惠斯通電橋電路，又如利用第三電極308a、308b和第一電極303b、303d電連接成要求所需的惠斯通電橋電路，以使磁傳感器芯片能夠適應感應區域的要求，同時增加磁傳感器芯片的靈活性。
[0069]可調電阻300串接在第一電極303b和第二電極305b之間，導線束307a和磁敏感薄膜301a通過第一電極303b及可調電阻300構成了惠斯通電橋電路的一個支路，可調電阻300也可串接在第一電極303d和第二電極305d之間使得磁敏感薄膜301b、導線束307b通過第一電極303d構成了惠斯通電橋電路的一個支路。
[0070]如圖5a所示，在磁敏感薄膜301a、301b的長度方向上，設有多對導線束307a、307b，其兩個端部設有第二電極305a、305b、305c、305d，S卩，導線束307a的兩個端部分別設置第二電極305a和第二電極305b，導線束307b的兩個端部分別設置第二電極305c和第二電極305d。第二電極305a、305b、305c、305d均接地以使得導線束307a、307b屏蔽磁敏感薄膜30la、30Ib周圍的電燥信號。
[0071]在本發明的再一實施例中，如圖5b所不,磁傳感芯片包括一對磁敏感薄膜301a、301b，在磁敏感薄膜301a的兩個端部分別設有第一電極303a、303b，在磁敏感薄膜301b的兩個端部分別設有第一電極303c、303d。
[0072]在磁敏感薄膜301a、301b的兩側設有兩對導線束307a、307b，兩對導線束307a、307b沿磁敏感薄膜301a、301b的長度方向排列設置。每對導線束307a、307b的側面均相對地設有多對第二電極305a、305b。在磁敏感薄膜301a、301b的兩側還設有兩對第三電極308a、308bo
[0073]可調電阻300的兩端分別與第一電極303b和第二電極305a電連接。當然，可調電阻300通過第二電極305a可以選擇與導線束307a的連接位置，從而提高磁傳感器芯片的靈活性。或者，可調電阻300通過第三電極308a可以選擇與導線束307a的連接位置，或者，可調電阻300通過第三電極308b可以選擇與導線束307b的連接位置，同時，導線束307a和307b上的其他第三電極308a和308b均接地，這樣增強了導線束307a和307b對磁感應膜301a、301b的屏蔽作用，提高磁傳感器芯片的靈活性。
[0074]在本實施例中，磁敏感薄膜可以采用巨磁阻(GMR)磁敏感薄膜、各向異性磁阻(AMR)磁敏感薄膜、隧穿效應磁阻(TMR)磁敏感薄膜或霍爾(HALL)效應薄膜。
[0075]另外，在本實施例中，磁敏感薄膜可以為連續不間斷的薄膜，如圖3a、3b、3c所示。然而，本發明并不局限于此。磁敏感薄膜也可以是由間斷地不連續薄膜段構成，薄膜段依次電連接，如圖5a、5b、5c所示。圖5c為另一種磁傳感器芯片的結構圖。如圖5d為圖5c中部分磁敏感薄膜的局部放大圖。如圖5c、5d所示,磁敏感薄膜301a、301b由間斷地不連續薄膜段A構成，薄膜段A依次由導體B電連接。
[0076]在本實施例中，磁傳感器芯片還包括基底100，磁敏感薄膜、第一電極、可調電阻以及導線束設置在基底100的表面。基底100可以采用單晶硅或氧化鎂制作。可調電阻既可以設置在基底100上，也可以設置在基底的外側，如設置在其它印刷電路板上。換言之，將磁敏感薄膜和第一電極設置在基底100的表面，將可調電阻設置在所述基底的外側。實際上，只要能夠將可調電阻與磁敏感薄膜電連接即可。[0077]上述實施例磁傳感器芯片是以惠斯通半橋電路為例進行說明。然而本發明并不局限于此。磁傳感器芯片也可以采用惠斯通全橋電路，即磁傳感器芯片包括兩對磁敏感薄膜、兩個可調電阻300a、300b以及四個導線束307a、307b、307c、307d，將兩對磁敏感薄膜、兩個可調電阻以及四個導線束電連接成惠斯通全橋電路。
[0078]圖6為本發明另一實施例磁傳感器芯片的電路原理圖。在圖6中，電阻R1、電阻R2、電阻R3、電阻R4各代表一磁敏感薄膜，由電阻Rl和電阻R2代表的一對磁敏感薄膜的釘扎方向相反，由電阻R3和電阻R4代表的一對磁敏感薄膜的釘扎方向相反。由電阻Rl代表的磁敏感薄膜、電阻R2代表的磁敏感薄膜分別作為惠斯通電橋電路的兩個支路；由電阻R3代表的磁敏感薄膜和可調電阻300a作為惠斯通電橋電路的一個支路；由電阻R4代表的磁敏感薄膜和可調電阻300b作為惠斯通電橋電路的一個支路。電極SI和電極S2為惠斯通全橋電路的差分輸出端。通過調節可調電阻300a、300b可以使惠斯通全橋電路中對臂電阻相互平衡。
[0079]本實施例中除采用惠斯通全橋電路外，其它結構特征與前述實施例介紹的由惠斯通半橋電路構成的磁傳感器芯片的結構特征相同，再此不再贅述。
[0080]本實施例提供磁傳感器芯片是將磁敏感薄膜、所述第一電極和所述可調電阻電連接構成惠斯通電橋電路，通過調節所述可調電阻所在惠斯通電橋電路的支路的總電阻，使得惠斯通電橋電路中對臂電阻相互平衡，從而減小甚至消除了磁滯現象，并提高了溫漂特性和靈敏度。
[0081]本實施例還提供一種磁傳感器，其包括磁傳感器芯片、線路板以及外殼，所述磁傳感器芯片設置在所述線路板上，而且所述磁傳感器芯片和所述線路板設置在所述外殼內。
[0082]線路板可以是印刷線路板或其它軟質線路板，磁傳感器芯片固定在線路板上。外殼可以采用具有屏蔽功能的材料制作，從而使外殼既能對磁傳感器芯片進行保護，又具有屏蔽作用，從而提高磁傳感器的抗干擾能力。
[0083]本實施例提供的磁傳感器，設置在其內的磁傳感器芯片是利用磁敏感薄膜、所述第一電極和所述可調電阻電連接構成惠斯通電橋電路，并通過調節所述可調電阻所在惠斯通電橋電路的支路的總電阻，使得惠斯通電橋電路中對臂電阻相互平衡，從而減小甚至消除了磁滯現象，并提高了溫漂特性和靈敏度。
[0084]本實施例還提供一種磁傳感器制作方法，基于上述實施例提供的磁傳感器，包括以下步驟:
[0085]步驟SI，將磁傳感器芯片粘接在線路板上；
[0086]步驟S2，借助第一電極和/或第三電極電連接所述磁敏感薄膜以形成惠斯通電橋電路；
[0087]步驟S3，測量惠斯通電橋電路的對臂電阻，將所述可調電阻設置在電阻較小的臂上；
[0088]步驟S4，調節所述可調電阻的阻值，使所述惠斯通電橋電路中的對臂電阻平衡；
[0089]步驟S5，將第二電極接地；
[0090]步驟S6，將磁傳感器芯片和電路板裝配在外殼內。
[0091]本實施例提供的磁傳感器制作方法，利用磁敏感薄膜、所述第一電極和所述可調電阻獲得惠斯通電橋電路，并借助可調電阻使惠斯通電橋電路的對臂電阻平衡，這可以減小甚至消除磁滯現象，并提高溫漂特性和靈敏度。
[0092]可以理解的是，以上實施方式僅僅是為了說明本發明的原理而采用的示例性實施方式，然而本發明并不局限于此。對于本領域內的普通技術人員而言，在不脫離本發明的精神和實質的情況下，可以做出各種變型和改進，這些變型和改進也視為本發明的保護范圍。
【權利要求】
1.一種磁傳感器芯片，包括至少一對相互獨立的磁敏感薄膜，在所述磁敏感薄膜的端部設有用于電連接所述磁敏感薄膜的第一電極，其特征在于，在每一對所述磁敏感薄膜中，至少一個所述磁敏感薄膜通過所在端的第一電極與一可調電阻電連接，所述磁敏感薄膜、所述第一電極和所述可調電阻電連接構成惠斯通電橋電路，所述可調電阻用于調節所述可調電阻所在惠斯通電橋電路的支路的總電阻，以使得惠斯通電橋電路中對臂電阻相互平衡。
2.根據權利要求1所述的磁傳感器芯片，其特征在于，包括一對所述磁敏感薄膜，該對所述磁敏感薄膜的釘扎方向相反，借助所述第一電極將所述磁敏感薄膜電連接成惠斯通半橋電路。
3.根據權利要求1所述的磁傳感器芯片，其特征在于，包括兩對所述磁敏感薄膜，而且每對所述磁敏感薄膜的釘扎方向相反，借助所述第一電極將所述磁敏感薄膜電連接成惠斯通全橋電路。
4.根據權利要求1所述的磁傳感器芯片，其特征在于，每對所述磁敏感薄膜的內側和/或外側均設有導線束，而且所述導線束與所述磁敏感薄膜相互絕緣，用于電連接所述導線束的η對第二電極設置在所述導線束的外側，所述導線束至少有一端直接接地或間接接地,其中，η為2的整數。
5.根據權利要求4所述的磁傳感器芯片，其特征在于，所述導線束為連續不間斷的導線束。
6.根據權利要求4所述的磁傳感器芯片，其特征在于，所述導線束為由間斷地不連續導線束段構成，而且所述不連續導線束段通過所述第二電極依次電連接。
7.根據權利要求4所述的磁傳感器芯片，其特征在于，所述可調電阻跨接在所述第一電極和第二電極之間。
8.根據權利要求4所述的磁傳感器芯片，其特征在于，借助第一電極、第二電極將至少一所述導線束串接在所述惠斯通電橋電路的支路中。
9.根據權利要求4所述的磁傳感器芯片，其特征在于，所述導線束采用導電的金屬材料和/或金屬氧化物制作，所述第二電極采用導電的金屬材料和/或金屬氧化物制作。
10.根據權利要求9所述的磁傳感器芯片，其特征在于，所述導電的金屬材料包括銅或金、銀或鉬金。
11.根據權利要求4所述的磁傳感器芯片，其特征在于，在垂直于所述導線束所在平面的截面上，所述導線束的截面形狀為方形、圓形、梯形或其組合的變截面。
12.根據權利要求1所述的磁傳感器芯片，其特征在于，在每對所述磁敏感薄膜的側面對稱地設有多對第三電極，所述第三電極沿所述磁敏感薄膜的長度方向排列且位于該磁敏感薄膜所對應地所述第一電極之間，在每對所述第三電極中，每個所述第三電極分別與一所述磁敏感薄膜電連接。
13.根據權利要求12所述的磁傳感器芯片，其特征在于，包括一對所述磁敏感薄膜，該對所述磁敏感薄膜的釘扎方向相反，借助所述第三電極將所述磁敏感薄膜電連接成惠斯通半橋電路；或者，借助所述第一電極和所述第三電極將所述磁敏感薄膜電連接成惠斯通半橋電路。
14.根據權利要求12所述的磁傳感器芯片，其特征在于，包括兩對所述磁敏感薄膜，而且每對所述磁敏感薄膜的釘扎方向相反，借助所述第三電極將所述磁敏感薄膜電連接成惠斯通全橋電路；或者，借助所述第一電極和所述第三電極將所述磁敏感薄膜電連接成惠斯通全橋電路。
15.根據權利要求12所述的磁傳感器芯片，其特征在于，每對所述磁敏感薄膜的內側和/或外側均設有導線束，而且所述導線束與所述磁敏感薄膜相互絕緣，用于電連接所述導線束的η對第二電極設置在所述導線束的內側和/或外側，所述導線束至少有一端直接接地或間接接地，其中，η為≥2的整數。
16.根據權利要求15所述的磁傳感器芯片，其特征在于，所述可調電阻跨接在所述第一電極和第三電極之間，或者所述可調電阻跨接在所述第三電極和第二電極之間。
17.根據權利要求15所述的磁傳感器芯片，其特征在于，借助所述第三電極、所述第二電極將至少一所述導線束串接在所述惠斯通電橋電路的支路中。
18.根據權利要求1所述的磁傳感器芯片，其特征在于，在每一對所述磁敏感薄膜中，所述磁敏感薄膜為連續不間斷的薄膜。
19.根據權利要求1所述的磁傳感器芯片，其特征在于，在每一對所述磁敏感薄膜中，每一所述磁敏感薄膜由間斷地不連續薄膜段構成，而且所述薄膜段依次電連接。
20.根據權利要求1所述的磁傳感器芯片，其特征在于，所述第一電極采用銅、金、銀或鉬金制作。
21.根據權利要求1所述的磁傳感器芯片，其特征在于，還包括基底，所述磁敏感薄膜、所述第一電極以及所述可調電阻設置在所述基底的表面；或者所述磁敏感薄膜和所述第一電極設置在所述基底的表面，所述可調電阻設置在所述基底的外側。
22.根據權利要求1所述的磁傳感器芯片，其特征在于，所述磁敏感薄膜為AMR、GMR、TMR及HALL效應磁敏感薄膜。
23.一種磁傳感器，包括磁傳感器芯片、線路板以及外殼，所述磁傳感器芯片設置在所述線路板上，而且所述磁傳感器芯片和所述線路板設置在所述外殼內，其特征在于，所述磁傳感器芯片采用權利要求1-22任意一項所述磁傳感器芯片。
24.一種磁傳感器制作方法，其特征在于，包括以下步驟: 將磁傳感器芯片粘接在線路板上； 借助第一電極和/或第三電極電連接所述磁敏感薄膜以形成惠斯通電橋電路； 測量惠斯通電橋電路的對臂電阻，將所述可調電阻設置在電阻較小的臂上； 調節所述可調電阻的阻值，使所述惠斯通電橋電路中的對臂電阻平衡； 將第二電極接地； 將磁傳感器芯片和線路板裝配在外殼內。
【文檔編號】G01D5/12GK103575302SQ201210283527
【公開日】2014年2月12日 申請日期:2012年8月10日 優先權日:2012年8月10日
【發明者】時啟猛, 彭春雷, 曲炳郡 申請人:北京嘉岳同樂極電子有限公司